CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 逻辑分析仪 设计

搜索资源列表

  1. xapp368

    0下载:
  2. 可编程器件厂商Xilinx的手持式逻辑分析仪的逻辑设计,包括完整的可用于Xlinx器件的硬件code,以及用来接口的C代码-makers Xilinx programmable devices, handheld logic of the logic analyzer design, including complete Xlinx device can be used for the hardware code, and to interface C code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:540.09kb
    • 提供者:宋云成
  1. 8位可预置的循环移位数字信号发生器、简易逻辑分析仪

    2下载:
  2. 简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品-simple logic analyzer with the design of the source code for electronic 05 2 Prize Competition works
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:78.23kb
    • 提供者:邓勇
  1. S8_VGA

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。-1. Source file stored in the src directory, QII stored in the project file directory Proj 2. Program&#
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:613.77kb
    • 提供者:刘飞
  1. VHDLbasicExampleDEVELOPEMENTsoursE

    1下载:
  2. 这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用,介绍如下: Chapter3:schematic和vhdl文件夹,分别是数字钟设计的原理图文件和VHDL程序; Chapter4:multiplier文件夹,串并乘法器设计程序(提示:先编译程序包); Chapter5:sci文件夹,串行通信接口设计程序; Chapter6:watchdog文件夹,看门狗设计程序; Chapter7:taxi文件夹,出租车计价器设计程序; Chapte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:135.53kb
    • 提供者:wuyu
  1. signaltap_la

    0下载:
  2. 基于FPGA的逻辑分析仪的软核设计。已通过调试,好用。-FPGA-based logic analyzer soft-core design. Has passed the commissioning, easy to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.32kb
    • 提供者:ql
  1. i2c_bus_master

    0下载:
  2. 自己设计的i2c主功能实现,在周立功逻辑分析仪i2c插件上进行了验证。-I2c of their own design to achieve the main functionality, in the weeks meritorious i2c plug on the logic analyzer has been verified.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.86kb
    • 提供者:
  1. VGA

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。-1. The source file in src directory, QII project file saved in Proj directory 2. Program implementatio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.98mb
    • 提供者:jiehao
  1. sin

    1下载:
  2. QUARTUSS||环境下的简易正弦信号发生器的设计,VERILOG 代码,用到了嵌入式逻辑分析仪-QUARTUSS | | environment simple sinusoidal signal generator, VERILOG code, use the embedded logic analyzer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.82mb
    • 提供者:sujiebin
  1. S6_VGA

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。 -1. Source file in src directory, QII Proj project files in the directory 2. Program implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:226.52kb
    • 提供者:陈亮
  1. mcu-fpga

    1下载:
  2. 目录 FPGA & MCU 开发板介绍 实验1 QuartusII 软件应用 实验2 Keil C51 应用 实验3 字符型LCD YM1602 的应用 实验4 带字库的中文LCD YM12864 的应用 实验5 时钟芯片DS1302 的应用 实验6 I2C 总线器件AT24C64 的应用 实验7 数字温度传感器的应用 实验8 行列式键盘 实验9 硬件电子琴的设计 实验10 AD 与DA 的使用 实验11 简易DDS 信号源设计 实验12 用模
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-08-02
    • 文件大小:1.56mb
    • 提供者:lyy
  1. ISE_lab18

    0下载:
  2. ChipScope软件调试数字系统设计 学会使用ChipScope在线逻辑分析仪工具对设计进行分析; 总结ChipScope软件调试与波形仿真的区别。 -ChipScope software debugging digital system design online learn to use ChipScope logic analyzer tool to analyze the design summary ChipScope software debugging and wa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.67mb
    • 提供者:zhangsheng
  1. S8_VGA

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。 -1. Source file in src directory, QII Proj project files in the directory 2. Program implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:225.09kb
    • 提供者:袁方
  1. altera_SignalTap_II

    0下载:
  2. SignalTap II 嵌入逻辑分析仪集成到 Quartus II 设计软件中,能够捕获和 显示可编程单芯片系统(SOPC)设计中实时信号的状态,这样开发者就可以在整 个设计过程中以系统级的速度观察硬件和软件的交互作用。它支持多达 1024 个 通道,采样深度高达 128Kb,每个分析仪均有 10 级触发输入/输出,从而增加了 采样的精度。SignalTap II 为设计者提供了业界领先的 SOPC 设计的实时可视性, 能够大大减少验证过程中所花费的时间。-SignalTa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:916.96kb
    • 提供者:MRIKO
  1. sdr

    1下载:
  2. 全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-05
    • 文件大小:1.54mb
    • 提供者:陈建文
  1. S6_VGA

    0下载:
  2. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。-1. Save the source file in the src directory, QII project files in the directory Proj 2. Program to ac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.94mb
    • 提供者:成语
  1. NIOSII_logic

    0下载:
  2. 我曾经参加过电子设计,所以传一些以前的作品,大家看一下。这是一个居于NIOS和FPGA的嵌入式逻辑分析仪中nios的所有程序,里面包含彩屏程序,sd卡读取程序,以及gui式的设计界面,这大大节省了资源,克服了传统单片机和FPGA的通信的问题。大家可以借鉴一下,个人感觉用嵌入式来设计会方便多了。-longic base on nios and fpga ,ucgui
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.66mb
    • 提供者:林铭团
  1. logic_analysis

    0下载:
  2. 逻辑分析仪设计,完成了数据采样,VGA显示控制,请大家使用-logic analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.8mb
    • 提供者:lee
  1. logic_new3

    0下载:
  2. verilog简易逻辑分析仪2003年全国大学生电子设计大赛,仪器仪表题-verilog logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.4mb
    • 提供者:李巍
  1. VGA

    0下载:
  2. 本科毕业设计,简易逻辑分析仪,重点在于用CPLD搭建显卡,输出VGA信号驱动显示器显示逻辑波形-A design for LA,use cpld to generate VGA signals.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.49mb
    • 提供者:yin
  1. LGFXY

    0下载:
  2. EP2C35F系列开发板关于简易逻辑分析仪的设计,仿真,使用外置ADC芯片-EP2C35F Series development board on simple logic analyzer design, simulation, use an external ADC chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.6mb
    • 提供者:陈坤
« 12 »
搜珍网 www.dssz.com