CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 配置工具

搜索资源列表

  1. FPGA

    0下载:
  2. 这些课件可以作为对FPGA有兴趣的人学习的入门资料,包含EDA的概述、FPGA结构与配置、VHDL语言、QuartusII软件、SOPC和NIosII嵌入式处理器设计、DSP Builder系统设计工具等内容-These courseware on the FPGA can be used as those who are interested in learning introductory information, including EDA overview, FPGA structure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:25556245
    • 提供者:wangxujun
  1. FPGA_SPI_FLASH

    1下载:
  2. 本应用指南讲述 Spartan-3E 系列中的串行外设接口 (SPI) 配置模式。SPI 配置模式拓宽了 SpartanTM-3E 设计人员可以使用的配置解决方案。SPI Flash 存储器件引脚少、封装外形小而 且货源广泛。本指南讨论用 SPI Flash 存储器件配置 Spartan-3E FPGA 所需的连接,并且介绍 SPI 模式的配置流程。本指南还提供一种实用工具,用于在原型开发过程中对选定的 STMicroelectronics 和 Atmel SPI 器件进
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:371376
    • 提供者:xth
  1. Exp1-Led

    0下载:
  2. 本次实验使用 Xilinx FPGA的开发工具 ISE6.x,新建一个工程,并进行综合、布局布线、 下载配置。 这里建立的工程是使用 Create-SOPCMB上的发光二极管显示一个八位二进制计数器, 发光二极管亮表示该位为 0。 -Experimental use of the Xilinx FPGA development tools ISE6.x, create a new project, and comprehensive, the layout of wiring, d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:240519
    • 提供者:yangcheng
  1. top_PR

    0下载:
  2. 用户将使用具有局部重配置能力的ISE 12.1,进行综合HDL模块并完成设计。之后,使用PlanAhead12.1来布局规划设计,并内部调用执行和分析工具,包括:调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束;用Timing Analyzer进行时序分析。最后,用户可以用XUPV5开发板来进行硬件验证,并用iMPACT软件来下载全局和局部比特流。-Top-level design dynamically reconfigurable, static l
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1956
    • 提供者:许飞
  1. Learning-and-using-the-SDK

    1下载:
  2. SDK 是嵌入式系统的软件开发工具,在硬件平台的基础上完成相应的软件开发任务, 其基本操作包括:从 XPS 导入硬件平台、建立软件平台、编写软件应用工程、配置芯片以 及硬件调试等流程-SDK embedded systems software development tools, complete the corresponding software development tasks on the basis of the hardware platform, the basic opera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-28
    • 文件大小:260096
    • 提供者:李文
  1. at7_ex04

    0下载:
  2. 通过LED闪烁控制器的代码,使用Vivado工具配置定义一个IP核,在用户工程中可随意添加这个IP核作为设计的一部分,如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1833984
    • 提供者:24fh
搜珍网 www.dssz.com