搜索资源列表
coef_reload91
- Altera 的系数可重载的滤波器代码，来自其官方网站-Altera filter coefficients can be overloaded code, from its official website
reload_fir
- 这是我在Xilinx公司的FPGA上实现的FIR滤波器，调用的内部核，其特色是可以用较少的资源实现该功能，而且可以实现参数重载，即从外部MCU设置FIR滤波器的参数-This is my Xilinx FPGA to achieve the FIR filter, called internal audit, its characteristics can be achieved with fewer resources to this function, and the overload p
System_Demons
- 0.最简单的SystemC程序：hello, world. 1.用SystemC实现D触发器的例子，同时也演示了如何生成VCD波形文件。 2.用SystemC实现同步FIFO的例子。这个FIFO是从同文件夹的fifo.v（verilog代码）翻译过来的。 3.如何在SystemC中实现延时（类似verilog中的#time）的例子。 4.SystemC文档《User Guide》中的例子。注意和文挡中稍有不同的是修改了packet.h文件，重载了=和<<操作符。这其实
vcc
- 用verilog设计一个8位可自动重载的定时器-An 8-bit auto-reload timer designed with verilog
std_logic_unsigned
- VHDL的基本库，讲述基本类型的操作，重载等等，代码很规范-VHDL basic library, describes the basic types of operations, overloading, etc., the code is standardized
std_logic_arith
- 描述了VHDL加减乘除的最基本的操作，包括重载，最底层的实现，是理解一门语言的最好的途径-VHDL descr iption of the basic operations of addition, subtraction, including overloading, the underlying implementation is the best way to understand a language