CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 门限

搜索资源列表

  1. match_rec

    1下载:
  2. 使用VERILOG实现QPSK信号的匹配滤波,对符号过采样率为4,在程序中设定相关峰的检测门限为3
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:209.14kb
    • 提供者:王莉
  1. AGC

    0下载:
  2. 在实际系统中,由于发端功率和信道增益的变化会引起接收到的信号幅度的变化,这种变化是设计者所不希望的,因此,有必要对信号幅度进行自动增益控制(AGC)。另外,在解调器内部所有同步完成之后,如果解调输出为软输出,则需要对输出信号进行定标,以使较少的位数能够全面地反映解调数据的信息,这被称为定标AGC。AGC的实现原理大同小异,一般都是将信号幅度(能量)与固定门限比较,高于或低于门限的信息被送到调整环路滤波器,滤波器的输出用于控制可控增益放大器,或者是数字增益调整。-AGC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.18kb
    • 提供者:开水来了
  1. Measured-phase-shift-FPGA

    0下载:
  2. 数字频率计是用于测量信号频率的电路。测量信号的频率参数是最常用的测量方法之一。实现频率测量的方法比较多, 在此我们主要介绍三种常用的方法: 时间门限测量法、标准频率比较测量法、等精度测量法-Digital frequency meter is used to measure the frequency of the circuit. Measuring signal frequency parameter is the most common measurement methods. The m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.09mb
    • 提供者:chenfeihu
  1. signaltext

    0下载:
  2. 信号检测,有模数转换芯片驱动,32点周期积分,判决门限2048-Signal detection, analog-to-digital conversion chip driver, 32-point cycle integral, decision threshold 2048
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:1.53mb
    • 提供者:zwl6600233
搜珍网 www.dssz.com