搜索资源列表
TIMER
- SOPC 系统集成编译的TIMER IP核 Verilog代码-timer ip core in SOPC
PLL
- SOPC 系统集成编译的PLL IP核 Verilog代码-pll ip core in SOPC
vehicle-mounted-display-system
- 倒车影像系统FPGA设计,基于ALTERA的NIOS系统的车载显示系统(车载摄像头和TFT显示器)设计源代码,集成仿真环境QUARTUS II7.0及NIOS 7.0,高等级版本可兼容-Reversing video system FPGA design, based on ALTERA NIOS system of vehicle display system (Car Camera and TFT displays) design source code, integrated simula
DS1624
- DS1624是美国DALLAS公司生产的集成了测量系统和存储器于一体的芯片。数字接口电路简单,与I2C总线兼容,且可以使用一片控制器控制多达8片的DS1624。其数字温度输出达13位,精度为0.03125℃。DS1624可工作在最低2.7V电压下,适用于低功耗应用系统。-DS1624 is the United States of America DALLAS company integrated measuring system and memory in one chip. Digital
DDS_SOPC
- 介绍了一种基于DDS/ SOPC技术的谐波信号发生器的设计方案, 详细论述了DDS的 工作原理及SOPC的设计过程。在设计中将DDS模块和MCU模块集成到一个单片FPGA上, 使设计出的系统具有集成度高、灵活性好等优点。-This paper presents a design of harmonic signal generator based on DDS/SOPC technology, particularly discussed the principle of DDS a
xyj
- 在QuartusⅡ软件环境下,利用实验室集成芯片,使用VHDL语言编写程序实现模拟一个洗衣机控制系统的基本功能。-In Quartus Ⅱ software environment, utilizing laboratory integrated chips, use VHDL language programming simulating a washing machine control system of basic function.
RS232C_Verilog.rar
- rs232c 的verilog hdl 源码,验证可用,利于大的系统集成。,The codes of verilog hdl for RS232C, its useful characteristic can be integrated in a big system.
RS232C_vhdl.rar
- RS232C标准的VDDL源码实现,经测试可用,其便于集成到大的系统之中。,The codes of VHDL for RS232C, its useful characteristic can be integrated in a big system.
qpskddc
- fpga实现dds和下变频。DDS 技术具有频率切换时间短,频率分辨率高,频率稳定度高,输出信号的频率和相位可以快速切换,输出相位可连续,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数字控制。它在相对带宽、频率转换时间、相位连续性、高分辨率以及集成化等一系列性能指标方面远远超过了传统频率合成技术。因此在现代电子系统及设备的频率源设计中,尤其在通信领域,直接数字频率合成器的应用越来越广泛。-fpga implementation dds and downconversion. DD
Dual-port-RAM-data-acquisition
- 利用传统方法设计的高速数据采集系统由于集成度低、电路复杂,高速运行电路干扰大,电路可靠性低,难以满足高速数据采集工作的要求。应用FPGA可以把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部集成进一片芯片中,高集成性增强了系统的稳定性,为高速数据采集提供了理想的解决方案。-Using traditional methods of high-speed data acquisition system design due to low integration, circuit
FPGA_SDRAM
- UART作为RS232协议的控制接口得到了广泛的应用,将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了有限状态机,实现了FPGA片上UART的设计,给出了仿真结果。-fpga verilog uart sram