CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 需求

搜索资源列表

  1. sdh1

    0下载:
  2. 本段代码是关于SDH帧的操作的一段VHDL的代码。 主要需求为两部分: 1. 从连续传输的SDH字节流中找出帧头。 2. 从SDH字节流中,提取F1字节,并按照要求输出。-This section of code is on the operation of a SDH frame VHDL code. Two main needs: 1. From the continuous transmission of SDH byte stream to find the frame he
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:684byte
    • 提供者:mao
  1. Virtex-5family

    0下载:
  2. Virtex™ -5 系列提供 FPGA 市场中最新最强大的功能。Virtex-5 系列采用第二代 ASMBL™ (高级硅片组合模块)列式架构, 包含四种截然不同的平台(子系列),比此前任何 FPGA 系列提供的选择范围都大。每种平台都包含不同的功能配比,以满 足诸多高级逻辑设计的需求。-Virtex ™ -5 family provides the latest FPGA market, the most powerful features. Virtex-5 s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:271.1kb
    • 提供者:高超
  1. EDA-basedtechnologiessuchasprecisionmulti-function

    0下载:
  2. 在对三种测频方法进行分析的基础上,介绍了基于EDA技术的等精度测频原理。给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法。该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。-Frequency of three methods of analysis based on EDA technology based on the principle of frequency measurement accuracy, etc.. AT89C51 give
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:132.87kb
    • 提供者:何蓓
  1. myprojects

    0下载:
  2. 同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备,在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来,随着需要自建内部通信系统的公司和企业不断增多,同步数字复接设
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.29mb
    • 提供者:chenysh
  1. DG408

    0下载:
  2. FPGA对模拟开关DG408的控制程序,实现不同需求的情况下,模拟通道的转化。-FPGA on the DG408 analog switch control procedures, to achieve the different needs of the circumstances, the conversion of analog channels.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:636byte
    • 提供者:原腾飞
  1. vhdl

    0下载:
  2. 随着EDA技术发展和应用领域的扩大与深入,EDA技术在电子信息、通讯、自动控制及计算机应用等领域的重要性突出。随着技术市场与人才市场对EDA的需求不断提高,产品的市场需求和技术市场的要求也必然会反映到教学领域和科研领域中来。因此学好EDA技术对我们有很大的益处
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:21.57kb
    • 提供者:yandazhou
  1. Fingerprint_Identify

    3下载:
  2. 本项目名称是:基于FPGA的指纹识别模块设计。 主要内容为:本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片,通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取,然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理,得到清晰的指纹图象,再从清晰的指纹图象中提取指纹特征点,存入外部FLASH作为建档模板。指纹比对时,采用同样的方法获得清晰的指纹图像,建立比对模板,然后将比对模板与建档模板利用点模式匹配
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:186.53kb
    • 提供者:xiaoxu
  1. lift.vhd

    0下载:
  2. 用VHDL实现了电梯的模拟程序,实现了自动判断楼层,然后根据客户需求和楼层最近原则,实现自动判断上下行,还有报警,强制开门等功能-Achieved using VHDL elevator simulation program, to determine the realization of an automatic floor, and then based on the principle of demand and the floor recently, automatically dete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.32kb
    • 提供者:董灏
  1. SOPCBuilderIPdesign

    0下载:
  2. SOPCBuilder用户IP自定义设计,里面讲解了如何按照用户需求自己编写HDL代码来做为v文件,值得参考-SOPCBuilder users to customize the design of IP, which explain how to user needs in accordance with their own HDL code to do the preparation of documents for v, it is also useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:292kb
    • 提供者:铜铁锌
  1. ActelFPGA_IDE_ApplicationNote

    0下载:
  2. IDE 硬盘具有容量大、速度快、成本低的特点,因此被广泛应用于各种工业控制、消费、 通信、 安防等场合, 而 IDE 控制器解决方案成为了大家所关注的焦点, 由于基于 MCU的 IDE 控制器速度低、成本高、不够灵活等缺点使得应用越来越少,更多的用户倾向于使用 FPGA 来提供更完美的解决方案。本方案采用 Actel Flash 架构的 FPGA 来实现 IDE 的控制器,具 有单芯片、高性能、低成本等特点,满足客户各种应用需求,该方案已经被多家公司采纳。 -IDE di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:290.12kb
    • 提供者:zxx359654879
  1. muxsend

    0下载:
  2. 调用已绑定的网口 发送vlan包。适用于再次开发中遇到网口已被底层绑定的需求。-Call the net mouth has been bound to send vlan packets. For re-development of the net mouth has been encountered in the bottom bound needs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.83kb
    • 提供者:ak23
  1. FIFO

    0下载:
  2. 设计了一个具有双时钟信号,双复位信号的FIFO,用于FPGA中的数据缓冲,RAM的定义是参数型,可以根据自己的需求,修改此参数,完成RAM的容量扩展。程序中有详细的说明-Designed a dual-clock signal, double reset signal FIFO, for the FPGA in the data buffer, RAM is defined as parameter type, according to their needs, and modify this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:178.75kb
    • 提供者:luosheng
  1. paper_FPGA

    0下载:
  2. 基于FPGA控制的高速固态存储器设计,对固态存储器进行了需求分析, 根据航天工程对高速固态存储器的需求, 确定了设计方案。 针对航天工程对高速固态存储器速率要求较高的特点, 在逻辑设计方面采用流水线技术、并行总线技术。在器件选择方面, 采用LVDS构成接口电路, FPGA构成控制逻辑电路电路, SDRAM芯片阵列构成存储电路。设计了高速固态存储器。该设计简化了硬件电路, 大大提高了存储数据的速率。-FPGA-based control design of high speed solid s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:255.65kb
    • 提供者:lyh
  1. LCD12864

    0下载:
  2. 利用FPGA编程实现在LCD上显示汉字,非常实用的教程,里面有详细的代码说明,修改后即可实现你的需求。-Using FPGA Programming in LCD display Chinese characters, a very useful tutorial, which has a detailed code instructions can be modified to meet your needs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:330.47kb
    • 提供者:赵琳
  1. COFDMFPGA

    1下载:
  2. TDD双向无线移动传输系统是在整合最新4G技术、LTE技术优势的基础上,自主研发设计的最新一代高速无线网络数据传输设备,能够在“高速运动中”、“非视距条件下”实现高速实时双向传输。TDD双向无线移动传输系统为满足多个移动远端与主控端之间的双向宽带多媒体和数据通信需求而设计,是运动中综合业务如语音、数据、高质量图像双向传输的最佳选择。传输性能指标达到国际领先,适合无线环境复杂、覆盖范围大、通信质量有保障的特定行业应用。-no
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:刘金华
  1. 1602lcd

    0下载:
  2. 本程序是基于fpga的1602lcd液晶显示。有需求的请下载。-This procedure is based on fpga' s 1602lcd LCD. In need, please download.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:214.65kb
    • 提供者:xiaoming
  1. BALLGAME

    0下载:
  2. 一个小球游戏的VHDL设计 有需求的可以下载-A VHDL design of the ball game
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:72.56kb
    • 提供者:李雷
  1. 7_1LVDS_serilizer

    1下载:
  2. 7:1LVDS编码 为LVDS方面需求的人提供参考设计,很高兴- This VHDL or Verilog source code is intended as a design reference which illustrates how these types of functions can be implemented. It is the user s responsibility to verify their design for consistency a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.1kb
    • 提供者:大方的
  1. FIFO-APP-IN-ASIC

    0下载:
  2. FIFO在ASIC中的设计应用,用于图像滤波处理,解决了ASIC中图像处理过程中数据缓存的需求,有一定实用价值-FIFO in the ASIC Design and application for image filtering, image processing ASIC to resolve the data caching process needs a certain practical value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:254.38kb
    • 提供者:tutu
  1. fifo_verilog

    0下载:
  2. 用verilog 实现 fifo,宽度按自己需求扩展-Achieved with the verilog fifo, the width of expansion according to their needs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.01kb
    • 提供者:张小琛
« 12 »
搜珍网 www.dssz.com