CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 5分钟

搜索资源列表

  1. Taxi-automatic

    0下载:
  2. 本项目实现一个出租车自动计费器。计费包括起步价、行车里程计费、等待时间计费三部分,用四位数码管显示总金额,最大值为999.9元。起步价为5.0元,3公里之内按起步价计费,超过3公里,每公里增加1元,等待时间单价为每1分钟0.1元。用两位数码管显示总里程,最大值为99公里,用两位数码管显示等待时间,最大值为99分钟。-The project achieved a taxi meter automatically. Billing, including starting, mileage charg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:870.49kb
    • 提供者:周舟
  1. learning_cpld_in_5_minutes

    0下载:
  2. 5分钟学会CPLD 是cpld/fpga入门的好材料-5 minutes Society CPLD are cpld/fpga good entry-Materials
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.49mb
    • 提供者:李晓东
  1. taxi

    0下载:
  2. 费用的计算是按行驶的里程收费,设出租车的起步价为5.00元,当里程小于3km时,按起步价计算费用;当里程大于3km时,每公里按1.3元计费。等待累计时间超过2min时,按每分钟1.5元计费-taxi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:932byte
    • 提供者:wen
  1. EDA5

    0下载:
  2. 交通灯控制器设计:1.有MR(主红)、MY(主黄)、MG(主绿)、CR(乡红)、CY(乡黄)、CG(乡绿)六盏交通灯需要控制; 2.交通灯由绿→红有4秒黄灯亮的间隔时间,由红→绿没有间隔时间; 3.系统有MRCY、MRCG、MYCR、MGCR四个状态; 4.相间公路右侧各埋有一个传感器,当有车辆通过相间公路时,发出请求信号S; 5.平时系统停留在MGCR状态,一旦S信号有效,经MRCY转入MRCG状态,但要保证MRCG状态也不得短于一分钟; 6.一旦S信号无效,系统脱离MRC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1013.35kb
    • 提供者:周旋
  1. miaobiao

    0下载:
  2. 1. 设计数码管显示的秒表。 2. 能够准确的计时并显示。 3. 开机显示00.00.00。 4. 用户可以随时清零、暂停、计时。 5. 最大记时59.59.99分钟,最小精确到0.01秒 -1. Design digital display of a stopwatch. 2. Can be accurately timed and displayed. 3. Power Show 00.00.00. 4. Users can always clear, pause, ti
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1000byte
    • 提供者:pp
  1. digit-traffic-light

    0下载:
  2. 某交通管理部门要求,交通灯要求主干道绿灯至少保持2分钟(其中不包括绿灯闪烁时间),在此前提下,当支路检测到有车或人时,主干道绿灯闪烁3秒,然后黄灯持续亮3秒,红灯再亮,同时支路绿灯亮,红灯灭。当支路连续5秒检测不到车和人时,支路绿灯闪烁3秒,然后黄灯持续亮3秒,红灯再亮,同时主干道绿灯亮,红灯灭,支路绿灯最长持续20秒(不包括绿灯闪烁时间)。若从绿灯闪烁开始禁止支路上行人和车辆通行,则可保证主干道禁止通行的最长时间为26秒。支路可通过仪器来检测有无车辆和行人,对于行人,由于其不定性,需要设置一些
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:202.82kb
    • 提供者:jamesheller
  1. clock

    0下载:
  2. 1.计时功能:包括时、分、秒的计时 2.定时与闹钟功能:能在设定的时间按发出闹铃声 3.校时功能:对小时、分钟和秒能手动调整以校准时间 4.整点报时功能 5.利用数码管显示时间-1. The timer function: including, minutes and seconds when the timing 2. The timing and alarm clock function: set time out according to the alarm 3.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.32kb
    • 提供者:蒲公英
  1. taximeter

    0下载:
  2. 设计一个出租车自动计费器,具有行车里程计费、等候时间计费、及起价三部分,用四位数码管显示总金额,最大值为99。99元; 行车里程单价1元/公里,等候时间单价0。5元/10分钟,起价3元(3公里起价)均能通过人工输入。 行车里程的计费电路将汽车行驶的里程数转换成与之成正比的脉冲数,然后由计数译码电路转换成收费金额,实验中以一个脉冲模拟汽车前进十米,则每100个脉冲表示1公里,然后用BCD码比例乘法器将里程脉冲乘以每公里单价的比例系数,比例系数可由开关预置。例如单价是1。0元/公里,则脉冲当
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:85.96kb
    • 提供者:占斌
  1. clock1

    0下载:
  2. VHDL语言实现多功能数字钟设计:(1) 计时功能:这是本计时器设计的基本功能,每隔一分钟计时一次,并在显示屏上显示当前时间。 (2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出蜂鸣声。 (3) 设置新的计时器时间:用户用数字键‘0’~‘9’输入新的时间,然后按 "TIME"键确认。 (4) 设置新的闹钟时间:用户用数字键“0”~“9”输入新的时间,然后按“ALARM”键确认。过程与(3)类似。 (5) 显示所设置的闹钟时间:在正常计时显示状态下,用户直接
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:338.1kb
    • 提供者:雪圣
  1. exp13

    0下载:
  2. 本实验的任务就是设计一个多功能数字钟,要求显示格式为:小时分钟--秒钟,整点报时,报时时间为5秒,即从整点前5秒钟开始进行报时提示,LED开始闪烁,过整点后,停止闪烁。调整时间的按键用按键模块的KEY1和KEY2,KEY2调节小时,每按下一次,小时增加一个小时,KEY1调整分钟,每按下一次,分钟增加一分钟。另外用KEY0按键作为系统时钟复位,复位后全部显示0000--00。(时间调整按钮按下后需停顿半秒钟以上设置方能生效)-The task of this experiment is to de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:630.45kb
    • 提供者:真三战魂
  1. quartus-clock.RAR

    0下载:
  2. 设计FPGA电路以模拟多功能电子表的工作过程,功能如下:(1 )数字钟,要求从00:00 :00点计到23 :59:59 (2)数字跑表(3 )调整时间 (4)闹钟设置,可以设置2个闹钟,闹钟时间到了后会提醒,提醒时间持续20 秒,如果此时按A键,则该闹钟解除提醒,如果按住B键,闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键,则响完20秒之后暂停,然后同样3 分钟后重新提醒一次。(5 )日期设置。可以设置当前的日期, 比如2012年08月20 日。-Design FPGA c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.59mb
    • 提供者:章梓音
  1. m60

    0下载:
  2. 数字钟(for DE2 开发板) 1.‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 2. 手动校时、校分、校秒的功能。 3.定时与闹钟功能,能在设定的时间发出闹铃声。 4.进行整点报时。从59分50秒起,每隔2秒钟发出一次低音“嘟”的信号,连续5次,最后一次发出高音“嘀”的信号,此信号结束即达到整点。 5、一个秒表,最低位1 秒、60秒,手动停止,手动重置。 6、一个倒计时,显示小时、分钟、秒,可设置时间。 -Decimal digital
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:886.67kb
    • 提供者:dai
  1. Digital-Clock

    0下载:
  2. 1.具有‘时’、‘分’、‘秒’、‘毫秒’的数码管十进制数字显示。 2. 具有手动校时、校分的功能。 3.具有定时与闹钟功能,能在设定的时间使LED灯亮光。 4.能进行整点报时。即从59分50秒起,每隔2秒钟绿色LED灯点亮一次,连续5次,最后一次红色LED灯点亮一次,表明到达整点。 5、具有秒表功能,能显示1 秒,手动停止。 6、具有倒计时功能,显示小时、分钟、秒。 -1. With ' when' , ' points' , ' secon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.18kb
    • 提供者:wang
  1. VHDL-Multi-fuction-Clock

    0下载:
  2. 设计一个多功能数字钟,要求显示格式为小时-分钟-秒钟,整点报时,报时时间为10 秒,即从整点前10 秒钟开始进行报时提示,喇叭开始发声,直到过整点时,在整点前5 秒LED 开始闪烁,过整点后,停止闪烁。系统时钟选择时钟模块的10KHz,要得到1Hz 时钟信号,必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1 和S2,S1 调节小时,每按下一次,小时增加一个小时,S2 调整分钟,每按下一次,分钟增加一分钟。另外用S8 按键作为系统时钟复位,复位后全部显示00-00-00。-T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.3mb
    • 提供者:冯雨娴
  1. 2

    2下载:
  2. 设计一个具有时、分、秒计时的电子钟,按24小时计时。要求: (1)数字钟的时间用六位数码管分别显示时、分、秒; (2)用两个控制键,对数字钟分别进行分、时校正; (3)具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时,发出4声500Hz低音,在59分59秒时发出一声1kHz高音,它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 (4)具有定时闹钟功能,且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分;闹铃信号为500Hz和1kHz的方波信号,两
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:51kb
    • 提供者:LIMBO2K
搜珍网 www.dssz.com