CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 7 Segments Display

搜索资源列表

  1. dem4bit_hienthi

    0下载:
  2. the verilog source code for being an examble to counts 4-bit number and display in 7-segment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:311.23kb
    • 提供者:connit1986
  1. bcd_to_7segmentos

    0下载:
  2. bcd to 7 segments display tested on xboard xilinx, all code developed on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:588.39kb
    • 提供者:carlos
  1. PseudoHC11_MCU

    0下载:
  2. This extensive proyect turns an FPGA or CPLD into an HC11 simulation. It takes in various opcodes and performs several 8bit operations. The package includes an ALU, UART, RAM module, LCD display and 7 segments as well.-This extensive proyect turns an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:12.26kb
    • 提供者:mahedros87
  1. sumUnit

    0下载:
  2. 包含一个将二进制加法结果转换为3位BCD码的结构。以方便用七段译码器显示结果。-Convert result of binary adding to 3-digits BCD code, and thus make it easy to display the result with 7 segments decoders.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:817byte
    • 提供者:文玖泽
  1. ultrasonicmeter

    0下载:
  2. ultrasonic meter with srf04 with 7 segments display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:839.6kb
    • 提供者:ykcir
  1. PS2code

    0下载:
  2. The PS2 scan code is displayed on BCD 7 segments display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:342.83kb
    • 提供者:anutzu07
  1. bcd2ftsegdec

    0下载:
  2. FPGA bcd 7 segments display example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:王俊霖
  1. BCD_to_7_seg_decoder

    0下载:
  2. BCD to 7 segments display decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1kb
    • 提供者:victor
搜珍网 www.dssz.com