搜索资源列表
pwm_avalon_interface.rar
- 这是一个完整的pwm ip 核，可在sopc中实例化该核，下载即可用，绝对好使。,This is a complete nuclear pwm ip can be instantiated in SOPC in the nuclear, you can download, and absolutely so.
DW8051.rar
- Synopsys 公司的DW8051源代码，用verilog编写的，代码很完整，可以仿真，对采用8051核做嵌入式的人很有帮助,Synopsys company DW8051 source code, written with Verilog, the code is complete, can be simulated using 8051 nuclear helpful people who do Embedded
shuzizhong2008
- 本文描述了数字钟的设计方案和具体的设计步骤及代码，功能比较全面，可以直接用作课程设计！-This paper describes the design of digital clock program and the specific design steps and code, function more comprehensive and can be directly used for curriculum design!
ASIC_and_FPGA_Verification
- ASIC/FPGA验证经典资料，英文版，希望大家可以有所借鉴。-ASIC/FPGA verification classic information, in English, I hope that we can learn from there.
jiyuVHDLyuyandehanshuxinghaofashengqi
- 好用的函数信号发生器，能产生多种波形，例如，正弦波，方波，锯齿波，阶梯波。-Useful function signal generator, can produce a variety of waveforms, for example, sine wave, square wave, sawtooth, wave ladder.
ThetaxiaccountingsystembasedonVHDL
- 利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统中。-The taxi accounting system based on VHDL includes the design of the tariff software , the p reset and simulation ofthe ca
plj
- 这是一个基于可编程逻辑器件的程序，用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现-This is a programmable logic device based on the procedures used to automatically convert the frequency range of the controller, the program can be in the simulation simulator
PWM
- 实现PWM波的产生,可用于电机控制.可以改变其占空比及频率来实现电机的调速.-Realization of PWM wave generation, can be used for motor control. Can change its duty cycle and frequency to achieve the speed control motor.
freedev_ps2
- 从自由电子网站上下载的一个ps2鼠标的驱动程序，已经经过本人呢验证过，可以使用且效果较好-Free electrons from the site to download a ps2 mouse driver, so I have been verified, you can use and better
verilog
- 一个很好的关于verilog的PPT 第1章 EDA设计与Verilog HDL语言概述 第2章 Verilog HDL基础与开发平台操作指南 第3章 Verilog HDL程序结构 第4章 VERILOG HDL语言基本要素 第5章 面向综合的行为描述语句 第6章 面向验证和仿真的行为描述语句 第7章 系统任务和编译预处理语句 第8章 VERILOG HDL可综合设计的难点解析 第9章 高级逻辑设计思想与代码风格 第10章 可综合状态机开发实例 第1
FPGA-and-DSP-based-on-the-Bayer-format-image-pre-p
- 在图像实时处理的过程中，下层图像预处理的数据量大，运算简单，但是要求运算速率高，可以用FPGA硬件来处理，上层所处理的数据量少，算法结构复杂，适于运算速度快，寻址灵活的DSP数字信号处理器进行处理。该系统充分发挥了FPGA和DSP各自的优势，能更好地提高图像处理的实时性，降低成本。 -Real-time processing in the image process, the lower the amount of data preprocessing, simple operation,
P
- 介绍VHDL的，很不错，可以作为参考。希望能对大家有帮助-VHDL descr iption, very good, can be used as reference. Hope it' ll help
86verilog
- 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
mimasuo
- 数字密码锁设计 基本要求： （1）开锁密码为四位十进制数。（2）按任意一个键后，系统进入等待状态，显示0000，此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入，将先前输入的数据左移一位，最末位加入刚输入的数据后显示，读入数字超过4个时，只保留最近输入的四个数；若按一下删除键可以消除刚输入的数字，数据右移一位，高位补0。若按确认键，将读入的4位数字与系统密码比较，正确的话开锁，数码管都显示“P”，不正确就显示“E”,拒绝开锁。（3）连续尝试3次没有能开锁进入死锁状态，拒绝
Interactive-state-machine
- 交互状态机建模，交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图， T X是一个发送器， M P是一个微处理器。如果进程T X不忙，进 程M P将要发送的数据放置在数据总线上，然后向进程T X发送信号L o a d T X，通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态，不能从进程M P接 收任何进一步的数据。-Interactive state machine mode
Solar-Heater
- 数字系统课程设计，基于VHDL的太阳能热水器智能控制系统，AD转换及接口部分需根据实际情况进行调整，代码内有标注。 功能： 可以即时获取水箱里的温度和水位； 可以通过控制系统，智能控制水箱里水的加热，以及保温； 当水箱水位很低时，可以智能加水，保证白天水箱的安全。 指标： 控制系统采用数码管以及二极管为显示界面。 其中数码管用于显示当前水箱温度、预设温度以及设置中的操作界面； 2个黄色二极管和8个绿色二极管用于显示当前水位以及加水状态；
vga_snake
- 这是一个基于VGA显示和PS2键盘的贪吃蛇游戏进入时屏幕提示“enter to play”，W,S,A,D四个CS游戏方向键，可按下P(PAUSE)暂停，进入选择关级，然后按下G（GO_ON）继续。游戏设置9关，每关吃下21个苹果即可过关。蛇的移动速度随着关级增加。每次按下按键都会有蜂鸣器提示声（暂时没有设置声音开关按钮，有兴趣的同学可以自己设计一下）。-This is a VGA-based display and PS2 keyboard greedy snake game when the