CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Core Audio

搜索资源列表

  1. FFTVHDl

    0下载:
  2. 基于FPGA的fft实现 摘要:本系统基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核,代替传统DSP芯片或高性能单片机,实现了基于FFT的音频信号分析。-FPGA-based realization of the fft Abstract: This system is based on Altera Cyclone II family of embedded high-performance FPGA embedded IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:33010
    • 提供者:xiang
  1. Audio_Bit_Counter

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:782
    • 提供者:gasha
  1. Audio_In_Deserializer

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1237
    • 提供者:gasha
  1. Audio_Out_Serializer

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1214
    • 提供者:gasha
  1. Avalon_Audio

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1894
    • 提供者:gasha
  1. Clock_Edge

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:614
    • 提供者:gasha
  1. SYNC_FIFO

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:870
    • 提供者:gasha
  1. TERASIC_AUDIO

    0下载:
  2. 友晶提供的Audio的IP核。这个IP核提供了Verilog的硬件部分源码和相应的HAL驱动程序。-Audio provided by Friends of Crystal' s IP core. The IP core provides a Verilog hardware part of the source and the corresponding HAL driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:126083
    • 提供者:changjiang
  1. AUDIO

    0下载:
  2. TLV320AIC23B的IP核,可直接用于microblaze的应用里,在合众达FEM024板子直接使用-TLV320AIC23B the IP core, can be used directly microblaze application, the board in the Triangle over FEM024 directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3285426
    • 提供者:网络蚂蚁
  1. DE2_70_AUDIO

    0下载:
  2. 这是基于DE2_70开发板的音频采集程序,使用了niosII软核,实现音频数据的采集和播放。-This is the audio capture program based on DE2_70 development board, use the niosII soft core to capture and playback of audio data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:6848549
    • 提供者:多乐
  1. audio

    0下载:
  2. OPB_AC97核心,支持国家的LM4549A AC97编解码器。这个核心中的AC97控制器提供了一个基于寄存器的AC97协议的串行接口。-the OPB_AC97 core developed to support the National LM4549A AC97 Codec. The AC97 controller contained in this core provides a register-based interface to the serial AC97 protocol.
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-16
    • 文件大小:269234
    • 提供者:张洋洋
  1. SPDIF-interface-IP-core

    2下载:
  2. SPDIF数字音频接口的的程序,已写成通用IP核形式。-The program SPDIF digital audio interface has been written in the form of common IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:43652
    • 提供者:瞿盛
  1. Altera_Audio

    0下载:
  2. 针对Altera的DE2/ DE1交互板的音频核心的音频编解码器(编码器/解码器),并提供了音频输入和输出的接口。-The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:864355
    • 提供者:姚龙海
  1. Audio_whistle_suppressor

    0下载:
  2. 探讨了一种数字移频法啸叫检测与抑制音频功率放大实验测试系统设计方案,用来实现带啸叫检测与抑制音频功率放大.系统以 FPGA 为控制核心(This paper has designed a testing system for an audio power amplifier with howling detection and suppression which is used to achieve howling detection and suppression audio power am
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:20501504
    • 提供者:Justin小强子
搜珍网 www.dssz.com