CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Design Compile

搜索资源列表

  1. DDS_sin

    1下载:
  2. 用VHDL语言实现DDS直接数字频率合成器的设计,采用正弦RAM表,可实现频率可控的正弦数字信号,编译、仿真通过。-VHDL DDS Direct Digital Frequency Synthesizer Design using sinusoidal RAM table achieve controllable frequency sinusoidal digital signal, compile, through simulation.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.54kb
    • 提供者:sarahyu
  1. DE2_SD_Card_Audio

    0下载:
  2. 基于SD卡音乐播发器设计代码,SOPC技术,功能齐全的,编译成功的代码-Based on the SD card music broadcast design code, SOPC technology, full-featured, compile the code successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.52mb
    • 提供者:zhao
  1. ARM_register

    0下载:
  2. ARM寄存器组设计的源代码,使用Verilog编程实现,可以编译仿真通过。-将中文译成英语 ARM register set design source code, the use of Verilog programming, you can compile the simulation pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.5kb
    • 提供者:jwj
  1. DE2_VGA3

    0下载:
  2. The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the center of the screen and allow
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.22mb
    • 提供者:Donghua Gu
  1. 4Day

    0下载:
  2. 《4天学会Design Compiler》的中文版。 《4天学会Design Compiler》大家都该知道的,一个很好的DC入门教才,我也是学习时找到了这个中文版。 《4天学会Design Compiler》可以在xunlei上下载到。-" 4-day Institute of Design Compiler" the Chinese version. " 4-day Institute of Design Compiler" Everyone in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:591.32kb
    • 提供者:唐霖
  1. Xilinx_question

    0下载:
  2. :ISE5.1i是Xilinx推出的具有ASIC-strength的设计工具,它充分发掘了VirtexⅡPro系列芯片的潜力;Virtex-II Pro 系列芯片的密度是从40,000门到8,000,000门。同4.1i相比,设计人员在编译时所花的时间得到了成倍提高(从100,000/min增加到200,000门/min)并且在器件速度上增加了40 。-: ISE5.1i is a Xilinx introduced a ASIC-strength design tools, which ful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:100.83kb
    • 提供者:backoff
  1. SystemC_for_SOC

    0下载:
  2. 为了辅助大家学习《SystemC片上系统设计》一书,方便大家阅读、理解、实践SystemC。大部分代码在Microsoft Visual Studio 6.0上编译通过,另有一些代码无法在个人电脑上使用,可以在工作站的Sun Solaris上编译通过。建议大家带着批评而不是崇拜的眼光来学习这些代码。 SystemC Core Language library 201是SystemC核心语言库,可以在个人电脑上运行。 SystemC MasterSlave Library201是Sys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.34mb
    • 提供者:
  1. FPGA

    0下载:
  2. 本文采用FPGA来模拟实际的乒乓球游戏。本设计是基于Altera 公司的FPGA Cyclone II 芯片EP2C35 的基础上实现,运用Verilog HDL 语言编程,Quartus II 软件上进行编译、仿真,最终在Altera 公司的DE2 开发板上成功实现下载和调试-In this paper, FPGA to simulate the actual tennis game. The design is based on Altera' s FPGA Cyclone II EP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:179.29kb
    • 提供者:李丽
  1. bird-light

    0下载:
  2. 基于verilog的雷鸟灯设计源代码,可以通过编译-Thunderbird lamp design based on verilog source code, you can compile
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:374.39kb
    • 提供者:张迪
  1. VHDLvote7

    0下载:
  2. VHDLvote7是一个VHDL的投票程序,是我做的课程设计题目,编译通过并在实验板上运行成功-VHDLvote7 s always a VHDL program, with the time when minutes and seconds, and the digital display, is the subject of the curriculum design I do, compile and run successfully in the experimental board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:65.17kb
    • 提供者:
  1. traffic-light

    0下载:
  2. 一个交通控制灯的设计,用于十字路口,有倒计时功能,Verilog语言编写,Quratus II编译通过。-The design of a traffic control light for the intersection, a countdown function, Verilog language, Quratus II compile.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:540.17kb
    • 提供者:姜涛
  1. qiangdaqi

    0下载:
  2. 一个关于抢答器的HDL设计,完整源代码 Vhdl编程,编译通过-A Responder on the HDL design, complete source code Vhdl programming, compile
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:751byte
    • 提供者:陈倩
  1. dianziqin

    0下载:
  2. 一个关于HDL的电子琴设计,完整源程序,编译通过,运行正常-A keyboard on the HDL design, complete source code, compile and run properly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:5.04kb
    • 提供者:陈倩
  1. Digital-stopwatch-design

    0下载:
  2. 数字秒表的设计报告,用VHDL语言编写程序,实现分析讨论中各种功能,分别进行编译并生成相应的模块,然后将这些模块连接起来形成电路图,并进行编译、仿真。-Digital stopwatch design reports, using VHDL language programming, analysis and discussion of various functions to achieve, respectively, to compile and generate the correspo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:366.98kb
    • 提供者:吴亮
  1. led_run

    0下载:
  2. 基于FPGA的跑马灯VHDL设计程序,自己编译-Marquee VHDL FPGA-based design program, compile it yourself
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:6.72kb
    • 提供者:张洋
  1. song-play

    1下载:
  2. 本文作者创新点是基于FPGA完成乐曲演奏电路,在Altera Quartus II 环境下,用VHDL 语言实现电子琴演奏音乐的设计实例,设计者根据VHDL的语法规则,对系统的逻辑行为进行描述,然后通过综合工具进行电路结构的综合、编译、优化,用仿真,可在短时间内设计出高效、稳定、符合设计要求的电路。-This innovation is the author of music to play based on FPGA to complete the circuit, the Altera Qu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:148.36kb
    • 提供者:wangwenhao
  1. instruction-of-ic-design-compile

    0下载:
  2. 比较详细的ic综合的技术文档。对于初学者比较有用。-Ic synthesis of more detailed technical documentation. More useful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.09mb
    • 提供者:yangxinghua
  1. pinlvji

    0下载:
  2. 简单介绍EDA技术的发展现状,着重介绍基于EDA技术的可编程逻辑器即八位数字频率计的设计方案选择、原理图设计输入、原理图编译和仿真等操作,比较完整的说明了八位数字频率计的功能与作用和使用QuartusII软件进行可编程逻辑器件设计的操作流程。 -A brief introduction of EDA technology development present situation, introduced the EDA technology based on programmable log
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:967.58kb
    • 提供者:zhanglun
  1. CODER

    0下载:
  2. 基于FPGA的8线-3线优先编码器的设计,QuartusII编译通过,采用VHDL语言编写。-Based on FPGA eight line-3 line is preferred encoder design, QuartusII compile, USES the VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:221.23kb
    • 提供者:左云华
  1. CLZ32

    4下载:
  2. 针对32位MIPS微处理器中CLZ指令(对单个字高位连零进行计数)的实现电路,使用了类似于超前进位的逻辑结构。包含测试文档,以及Design Compile所用的环境和脚本。-The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant to least-significant bit.The n
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-08
    • 文件大小:34kb
    • 提供者:Yuxing Li
« 12 »
搜珍网 www.dssz.com