CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Dynamic Programming

搜索资源列表

  1. VGA.rar

    1下载:
  2. VGA彩色信号控制器设计:用VHDL语言编写程序,重点完成三个功能: 1.棋盘格图案显示: 用三基色原理在CRT显示器上显示由横竖八彩条重叠构成的棋盘格图案; 2.在显示器上依次显示0~9十个数字: 每个数字不同颜色,每个显示大约0.4秒,循环显示; 3.显示动画效果: 将静态图像以高频率显示,造成动画效果,最终动态显示OVER结束。,VGA color signal controller design: using VHDL programming language, focusi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:181.57kb
    • 提供者:刘峰
  1. CPLD

    0下载:
  2. 摘要:本文主要介绍以CPLD 芯片进行十字路口的交通灯的设计,用CPLD 作为交通灯控制器的主控芯片,采用VHDL 语言编写控制程序,利用CPLD的可重复编程和在动态系统重构的特性,大大地提高了数字系统设计的灵活性和通用性。 关键词:CPLD;VHDL;交通灯控制器 中图分类号:TP39 Abstract :This paper introduces the electronic-traffic lamp, which is based on the VHDL and is co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:34.42kb
    • 提供者:jimmy
  1. lcd_move

    0下载:
  2. 基于VHDL的液晶动态显示,完整的Quartusii编程,初学者入门好帮手,读者打开即可使用-VHDL-based LCD dynamic display, complete Quartusii programming, a good helper for beginners entry, readers can use to open
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:279.42kb
    • 提供者:周殿凤
  1. shumaguandongtai-shaomiao

    0下载:
  2. 数码管动态扫描显示FPGA程序设计,含有译码功能,-FPGA dynamic scanning display digital programming, with decoding function,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:21.2kb
    • 提供者:邓欢
  1. shumaguandongtaixianshi

    0下载:
  2. 实现开发板上8 个数码管动态显示0~7。通过这个实验,掌握采用Verilog HDL 语言编程实现7 段数码管显示译码器以及数码管动态扫描显示的方法。-Development board 8 digital tube dynamic display from 0 to 7. Through this experiment, master the 7-segment LED display decoder and digital tube dynamic scan display method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:448.48kb
    • 提供者:王恒
  1. dynamic_seg7

    0下载:
  2. 7位数码管动态显示,使用Verilog编程-7 digital tube dynamic display, using Verilog Programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:260.57kb
    • 提供者:duan
  1. VHDL

    0下载:
  2. VHDL初级编程实例:动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。-VHDL the primary programming examples: dynamic scanning display program, the divider design process, the 8-bit shift register, BCD counter design (any hex), and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:11.18kb
    • 提供者:罗梵
  1. myled4

    0下载:
  2. VHDL程序 动态显示四位七段数码管 通过扫描的方式进行VHDL编程-VHDL program segment digital tube dynamic display four way by scanning VHDL programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:224.21kb
    • 提供者:韩青
  1. dled

    0下载:
  2. 通过程序编写实现动态数码管显示实验,挨个显示1,2,3,4,5,6,7,8-Dynamic digital tube display through programming experiments, one by one show 1,2,3,4,5,6,7,8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:357.29kb
    • 提供者:徐驰
搜珍网 www.dssz.com