CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - LED 16*16

搜索资源列表

  1. CPLD_DS18B20

    0下载:
  2. 基于CPLD的DS18B20温度显示程序,可将采集到的温度值通过16位LED或四位数码管实时显示,同时可任意设定温度上下限,实现蜂鸣器告警(该程序已实测成功,内附DS18B20中文资料)-CPLD-based DS18B20 temperature display program can be collected by temperature or four 16-bit digital tube LED display real-time, while lower temperature ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.05mb
    • 提供者:CTK
  1. AVR-program

    0下载:
  2. ATmega 16的各种代码含 AD转换 AT24C02的I2C DS1302 EEPROM读写 PWMO控制LED 按键 定时器0的快速PWM 定时器0的相位修正PWM 定时器0的溢出 定时器1的捕捉 异步串口UART 同步SPI-ATmega 16 a variety of code containing AD converter AT24C02 I2C DS1302 EEPROM read and write PWMO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:313.75kb
    • 提供者:陈杰
  1. 16128-LED

    0下载:
  2. 用16*128点阵屏实现时间和温度的显示,此程序非常实用!请尊重版权,不要用于商业目的!-16* 128 dot matrix screen with the realization of time and temperature display, this program very useful! Please respect copyright, do not use for commercial purposes!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:99.5kb
    • 提供者:武明
  1. VHDL

    0下载:
  2. 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出,输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道,DISPLAY
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.52mb
    • 提供者:pengfu
  1. Led

    0下载:
  2. 本程序有效的防止了按键的抖动,可以移植于各种需要按键防抖的程序,本程序是功能为按键防抖16进制减法计数器-debounced counter VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:282.02kb
    • 提供者:hide tyou
  1. eda2

    0下载:
  2. 一个带记数使能,同步复位,带进位输出的增一 六位二进制记数器,记数结果由共阴极七段数码管显示-One with a count enable, synchronous reset, into digital output by 16 binary counter, counting the results from the common cathode seven-segment LED display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:767byte
    • 提供者:晶晶
  1. CPLD_TEST

    0下载:
  2. LED显示屏动态显示的测试程序,驱动用2个74LS138构成4-16译码器,采用1/16扫描方式。-LED display shows the dynamic test procedure, the driver constitute 4-16 with two 74LS138 decoder, the 1/16 scan mode.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:402.82kb
    • 提供者:cdh
  1. 5

    0下载:
  2. 跑马灯的设计 控制16个LED进行花式显示,设计4种显示模式:S0,从左到右逐个点亮LED;S1,从右到左逐个点亮LED;S2,从两边到中间逐个点亮LED;S3从中间到两边逐个点亮LED。4种模式循环切换,复位键控制系统的运行与停止。 输入:连续脉冲,逻辑开关;输出:LED灯。 -Marquee design for artistic control of 16 LED display, designed four kinds of display modes: S0, from
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.56kb
    • 提供者:李小勇
  1. LED_MAX

    0下载:
  2. led点阵的动态演示,流动显示。点阵显示模块提供16*16点阵输出,采用扫描的方式工作,动态扫描的意思简单地说就是逐行轮流点亮,这样扫描驱动电路就可以实现多行(比如16行)的同名列共用一套驱动器。-led dot matrix display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:43.57kb
    • 提供者:陆咏梅
  1. vhdlcoder

    1下载:
  2. 本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加/减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:57.82kb
    • 提供者:李磊
  1. shiyan3

    0下载:
  2. 利用文本编辑器和VHDL语言设计一个半加器和或门,将其定义成Symbol图元,在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中,接入输入电平信号和输出LED显示器。还有一个4-16译码器的VHDl程序-adder 4-16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:399.02kb
    • 提供者:何斌
  1. lcdasegaled

    0下载:
  2. lcd显示 跑马灯显示 七段数码管计时 12232F是一种内置8192个16*16点汉字库和128个16*8点ASCII字符集图形点阵液晶显示器,它主要由行驱动器/ 列驱动器及128×32全点阵液晶显示器组成。可完成图形显示,也可以显示7.5×2个(16×16点阵)汉字.与外部CPU接口采用并行或串行方式控制。-lcd display Seven-Segment LED Display Marquee is a built-in timing 12232F 8192 16* 16 points
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.06mb
    • 提供者:wws
  1. lock-and-lcd

    0下载:
  2. 基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言,分为按键输入模块、LED指示灯模块及LCD显示模块,采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配,由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时,LCD显示“HELLO! WELCOME!Enter the code:当”,密码输入正确时,LED灯D7亮,同时在实验箱LCD显示屏上显示字符串“Good! Well done!you are right!!!”,当密码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.58kb
    • 提供者:吴寿武
  1. SEG

    0下载:
  2. 7段译码器 吉林大学短学期CPLD实习程序 通过四位拨码开关进行编码,让硬件电路将编码转换成对应的七段码,并将七段码送至数码管进行显示,其中该电路能够输出0到F的16个字符-7 decoder CPLD Jilin University internship program through short-term four DIP switch coded, so that hardware will be encoded into the corresponding seven-segmen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:98.76kb
    • 提供者:吴琦轩
  1. LEDdianzhenxianshi

    0下载:
  2. 吉大短学期CPLD实习程序 能够完成汉字的循环显示,显示的速度能够通过时钟信号加以控制。 在16×16 LED 点阵上显示汉字-Chittagong short term internship program CPLD to complete the cycle of Chinese characters display, the display speed can be controlled by the clock signal. In the 16 × 16 LED dot mat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:144.83kb
    • 提供者:吴琦轩
  1. display

    0下载:
  2. 各种显示模块,包括4位LED,LED点阵6个16×16及液晶显示模块源码,经测试直接可用,keil编译,期望对大家有帮助。-A variety of display modules, including four LED, LED dot matrix 6 16 × 16 and LCD module source code, the test can be used directly, compiled by keil , expected to help everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.13kb
    • 提供者:程昱
  1. 16-LED-dot-matrix-characters-design

    0下载:
  2. 16*16LED点阵字符或花样显示设计,本设计中可以实现花样显示,并可根据自己要求更改频率、花样字样等-16* 16 of LED dot matrix characters or figure display design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:35.23kb
    • 提供者:李光超
  1. LED

    0下载:
  2. 基于VHDL语言,利用Vivado开发的16位跑马灯-A 16-running-lights program based VHDL which is developed by vivado
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:506.82kb
    • 提供者:VilyZhang
  1. LED_DISP

    0下载:
  2. 输入时钟4MHz,分频至1Hz,对时钟计数,LED显示输出,加使能EN和复位RST(Input clock 4MHz, frequency division to 1Hz, clock count, LED display output, add enable EN and reset RST)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:1.51mb
    • 提供者:MmDawN
  1. scan_led

    1下载:
  2. 用于8管脚的LED灯数码管显示,显示16进制数字。。。(LED verilog 8 legs display Verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-07-04
    • 文件大小:121kb
    • 提供者:zkylsf
« 12 »
搜珍网 www.dssz.com