搜索资源列表
ami_encoder
- This a vhdl code for Alternate Mark inversion line coding, it is used for baseband transmission.-This is a vhdl code for Alternate Mark inversion line coding, it is used for baseband transmission.
Mark-test
- This file is a project consisting of Mark containing all the project from a to z in vdhl code and works on fpga spartan xilinx board.
FIFO-verilog
- 本实验完成的是8位异步FIFO的设计，其中写时钟100MHz,读时钟为5MHz，其中RAM的深度为256。当写时钟脉冲上升沿到来时，判断写信号是有效，则写一个八位数据到RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志，不能再往RAM再写数据；当RAM中数据读空时产生一个空标志，不能再从RAM读出数据。-In this study, completed the 8-bit asynchronous FIFO design,
buffer
- 一个串行接收，并行发送的缓存器，其数据存储使用双端口SRAM（一读一写）实现，SRAM大小为深64、宽32位（64字×32位，使用提供的双端口SRAM见目录rf2shd4）。缓存器按一位串行输入接收数据，缓存器位置全满后不再接收串行数据输入；并根据读数请求，按接收数据的顺序，将接收完整的32位数据发送出去，并标记该缓存器位置为空，又可以放置新的串行输入数据。 设计了同步和异步两种串行发送方法。-Receive a serial, parallel send buffer, the data
decoder
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收到的串行数据的格式为：4位同步码“1010”，4位数据（高位在前），1位奇校验码（对前8位数据校验）。解码电路检测到校验位正确后，输出数据及一个时钟周期的数据有效脉冲。如果校验位错误，则不输出数据，也不输出数据有效脉冲。画出状态转移图，标明各个状态的转移条件和输出-Design of remote control receiving and decoding circuit. The circuit receives th
DanceMachine
- 1. 开机放背景音乐；当得分打破记录时放胜利音乐；当跳舞机两次按键都正确时，放所对应的乐音； 2.有简单和困难两种级别，二者差别在于标志下落速度的快慢。 3.有三首被选歌曲可供挑选； 4.“正反键”功能。绿色标志为正常输入，红色标志为反向输入，即必须输入与屏幕显示方向相反的方向才有效果。 5.两次输入确认功能。第一次要输入正确的方向键，在方向键输入正确以后，输入代表音高的数字键，输入正确扬声器才能放音。 6.比较识别范围。两条分割线控制输入的时机。第一次输入，操作者只需在标志
myfpga
- 详细描述设计过程 ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线，2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述（评分重点） ⑥ VHDL代码、UCF文件、测试指令序列（每条指令的含义） ⑦ 实验总结，在调试和下载过程中遇到的问题 -Design Pr
BPSK
- 先用Matlab理论仿真，得出滤波器系数。再用Verilog语言在ISE环境下编写程序，通过Modelsim和ChipScope进行波形仿真和引号抓取，从而提高调试的效率。通过手机发送指令来控制上下变频器的参数。(Firstly, the filter coefficients are obtained by simulation with the theory of matlab. Then the program is written in Verilog language under IS