CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - NIOS UART

搜索资源列表

  1. uart_niosII.rar

    1下载:
  2. 基于FPGA芯片,在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码!,Based on FPGA chip, the Nios II IDE software development environment written in NIos II soft-core uart source code!
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-10
    • 文件大小:340.07kb
    • 提供者:陈涛
  1. nios_uart.rar

    0下载:
  2. nios uart 在开发板上试过的,修改了,希望能有用,nios uart board tried in the development of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.34mb
    • 提供者:mumu
  1. NIOS_UART

    0下载:
  2. NIOS的UART设计,包括完整的硬件和软件设计-NIOS the UART design, including complete hardware and software design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.86mb
    • 提供者:张一
  1. nios_uart

    0下载:
  2. nios做的串口通信实验,并且在de0的板子上实验成功。-nios uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:18.19mb
    • 提供者:刘宏
  1. UART_DMA

    0下载:
  2. 基于ALTERA公司的NIOSII的串口通信DMA传输设计-NIOSII based on ALTERA s DMA transfer of the serial communication design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.82mb
    • 提供者:王超
  1. nios

    0下载:
  2. altera ep2c8V2 开发实例 timer uart I2C key interrupt 等-altera ep2c8V2 examples timer uart I2C key interrupt etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11.22mb
    • 提供者:chris
  1. FIFOed_avalon_uart9.0

    0下载:
  2. Fifoed avalon-uart for sopc Builder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:143.39kb
    • 提供者:vitaly
  1. SOPC_UART

    0下载:
  2. altera公司的ep1c240c8n,串口调试程序vhdl\nios ii8.0代码等-altera company ep1c240c8n, serial debugger vhdl \ nios ii8.0 code. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.05mb
    • 提供者:张东
  1. hello_world

    0下载:
  2. FPGA SOPC设计的uart串口 NIOS II中的程序 自己亲自做的 在串口调试工具中成功调试-FOGA SOPC UART NIOS II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.78kb
    • 提供者:宋冬锋
  1. FT2232H_USB_Core

    5下载:
  2. 在FPGA外扩用FT2232 实现UART TO USB 2.0 的通信。-The FT2232H is a USB2.0 Hi-Speed USB Device to FIFO IC. This core allows the use of this chip with an FGPA design in high speed FT245 style synchronous FIFO mode. Data rates up to 25 mbytes/s can be achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-11
    • 文件大小:6kb
    • 提供者:李涛
  1. NIOIS-UART

    0下载:
  2. 基于NIOS的串口程序,可以收发多个字符,实现中断。-the serial driver based on the NIOS IDE, have been implmented successfully.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.69kb
    • 提供者:陈朝炜
  1. UART_DMA

    1下载:
  2. 基于DE1的nios的串口sdram通信例程-Based on DE1' s nios serial communication routines sdram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.83mb
    • 提供者:
  1. nios-uart

    1下载:
  2. 基于nios ii uart 驱动 带接收和发送缓冲区 很少的改动可以任意添加多个串口-Based on nios ii uart driving belt can transmit and receive buffer rarely changes can be more than add a serial port
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-10
    • 文件大小:11.25kb
    • 提供者:hetao
  1. NIOS-II-raw-uart-program

    1下载:
  2. 基于NIOS II 的串口编程,从原理到程序都有介绍。-NIOS II based on the serial programming, from principle to the program are introduced.
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-10
    • 文件大小:168.86kb
    • 提供者:qchwu
  1. RS-232CUART

    0下载:
  2. 主要是利用FPGA进行串口的通信 其中利用到FPGA的开发软件QUARTUS -verilog NIOS UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:785.47kb
    • 提供者:李斌
  1. uart

    0下载:
  2. 使用altera公司的NIOS核完成串口通信开发-Use altera NIOS core company completed the development serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.37kb
    • 提供者:马福博
  1. UART

    0下载:
  2. 本代码用verilog语言配合sopc和nios实现了串口调试的目的。软件编程用C语言描述,只是比较简单的例子,适合初学者做了解用,本人亲自在EP2C8Q上实践。-The code to use verilog language sopc and nios achieved with serial debugging purposes. Software programming using C language descr iption, but relatively simple exampl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17.04mb
    • 提供者:普尔
  1. NIOS_HELLO---uart

    0下载:
  2. NIOS实现uart传输,基于verilog语言编写,黑金开发板-NIOS achieve uart transmission, write verilog language-based, black gold development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:19.25mb
    • 提供者:quanru
  1. RX_IP_Source

    0下载:
  2. 串口接收ip核,配合 nios 使用,减少cpu资源开支。(uart receive TX_IP_Source)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:12kb
    • 提供者:haohmf
  1. TX_IP_Source

    0下载:
  2. 串口发送ip核,配合 nios 使用,减少资源开支。(uart transmit TX_IP_Source)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:9kb
    • 提供者:haohmf
« 12 »
搜珍网 www.dssz.com