CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - PHASE noise

搜索资源列表

  1. PhaseNoise.rar

    0下载:
  2. 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。,Fractional-N technology to s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:279.79kb
    • 提供者:朱成发
  1. CMOS_Low_PhaseNoise971103

    0下载:
  2. RF CMOS Low-Phase-Noise LC Oscillator Through Memory Reduction Tail Transistor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:352.62kb
    • 提供者:KK
  1. Low-phase-noise

    0下载:
  2. 能够完成低相噪、低杂波数字锁相环路滤波器-Low phase noise, low clutter digital phase-locked loop filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:755.61kb
    • 提供者:郑晔桦
  1. PLLnoise

    0下载:
  2. very good reference for phase noise in frequency synthesizers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:338.5kb
    • 提供者:seek
  1. shiyan

    0下载:
  2. OFDM中的信道均衡技术对于研究如何消除噪声干扰以及去除相位偏移的有着重要的作用-OFDM channel equalization techniques in the study of how to eliminate noise and to remove the phase offset has an important role in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.3mb
    • 提供者:闫城
  1. qpsk_demod_use_FPGA

    2下载:
  2. 根据软件无线电的思想,提出了一种新颖的数字信号处理算法,对QPSK信号的相位进行数字化处理,从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差,用数字锁相实现收发端载波的同步,在频偏较大的情况下,估算频偏的大小,自适应设置环路的带宽,实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台,并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点,符合未来通信技术发展的方向。-According
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-08
    • 文件大小:63.2kb
    • 提供者:马文
  1. AD9512_coe

    0下载:
  2. AD9512 提供多路输出时钟分配功能,输入信号最高可达1.6 GHz。它具有低抖动和低相位噪声特性,能够极大地提升数据转换器的时钟性能。(AD9512 provide multiplexed output clock distribution function, the input signal of up to 1.6 GHz.It has a low jitter and low phase noise characteristics, can greatly promote the cl
  3. 所属分类:VHDL/FPGA/Verilog

  1. AD9512_ISE

    0下载:
  2. AD9512提供多路输出时钟分配功能,输入信号最高可达1.6 GHz。它具有低抖动和低相位噪声特性,能够极大地提升数据转换器的时钟性能。(AD9512 provide multiplexed output clock distribution function, the input signal of up to 1.6 GHz.It has a low jitter and low phase noise characteristics, can greatly promote the clo
  3. 所属分类:VHDL/FPGA/Verilog

  1. um210

    0下载:
  2. Suppressed carrier type differential phase modulation, Three-phase photovoltaic inverter and network simulation, Using matlab written narrowband noise occurs.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:6kb
    • 提供者:fiemunbaoman
  1. 4486

    0下载:
  2. Includes the modulation, demodulation, signal to noise ratio calculation, Including regression analysis and probability and statistics, Suppressed carrier type differential phase modulation.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:5kb
    • 提供者:hengbeituihao
搜珍网 www.dssz.com