CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Project Template

搜索资源列表

  1. Fingerprint_Identify

    3下载:
  2. 本项目名称是:基于FPGA的指纹识别模块设计。 主要内容为:本模块采用xilinx公司的Spartan 3E系列XC3S500E 型FPGA作为核心控制芯片,通过富士通公司的MFS300滑动式电容指纹传感器对指纹图象进行提取,然后对提取的指纹图像进行灰度滤波、图像增强、二值化、二值去噪、细化等预处理,得到清晰的指纹图象,再从清晰的指纹图象中提取指纹特征点,存入外部FLASH作为建档模板。指纹比对时,采用同样的方法获得清晰的指纹图像,建立比对模板,然后将比对模板与建档模板利用点模式匹配
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:186.53kb
    • 提供者:xiaoxu
  1. 1

    0下载:
  2. 毕业设计手册模版--数字滤波器的FPGA实现南才北往 毕业设计手册模版--数字滤波器的FPGA实现南才北往 -Graduation project handbook template- the FPGA realization of digital filters to the north to the south graduated from Design Manual template- the FPGA realization of digital filters to the nort
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:9.79kb
    • 提供者:南才北往
  1. _16_ds18b20_seg7

    0下载:
  2. 基于nios 的ker isr模板工程,用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:104.29kb
    • 提供者:光芒电子
  1. _10_lcd1602_clock

    0下载:
  2. 基于nios 的ker isr模板工程,用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:38.33kb
    • 提供者:光芒电子
  1. _13_uart_tx_test

    0下载:
  2. 基于nios 的ker isr模板工程,用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:253.22kb
    • 提供者:光芒电子
  1. _9_lcd1602_test

    0下载:
  2. 基于nios 的ker isr模板工程,用户可以根据此工程来开发ker程序-Based on the ker isr nios template project, the user can program this project to develop ker
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:122.22kb
    • 提供者:光芒电子
  1. verilog-code-style-specification

    0下载:
  2. 企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。-Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, requirements and template files.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.03mb
    • 提供者:
  1. AnalyzePESig

    0下载:
  2. Project template for cloud computing
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:1kb
    • 提供者:sucemoi
  1. zcu102_exp_1

    1下载:
  2. 给予Xilinx系列zcu102开发板,完成了一个基本的project,实现了PS 端对PL 端的控制,并在PL端自己生成IP,是初学者很好的学习模板。(Xilinx series zcu102 development board, completed a basic project, the PS end to the PL control, and the PL end of the generation of IP, is a good learning template for begi
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:26.12mb
    • 提供者:ICwxforever
搜珍网 www.dssz.com