CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Serial monitor

搜索资源列表

  1. project

    0下载:
  2. 在Spartan-3E FPGA开发板上做的一个小项目--带语音功能的计算器,并且通过VGA接口在显示器上显示图形界面。涉及到ps2键盘模块,VGA显示模块,picoblaze汇编,串口收发模块。-In the Spartan-3E FPGA development board to do a small project- a calculator with voice capabilities, and VGA interface, through the graphical interfac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.32mb
    • 提供者:赵龙
  1. UART

    0下载:
  2.  UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中,UART用来与PC进行通信,包括与监控调试器和其它器件,如EEPROM通信。-UART is a universal serial data bus for asynchronous communication. The two-way communication bus, can achieve full-duplex transmit and receive. In embedded d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.38kb
    • 提供者:xihonsho
  1. vhdl3

    0下载:
  2. CAT1025是基于微控制器系统的存储器和电源监控的完全解决方案。它们利用低功耗CMOS技术将2kbit的串行EEPROM存储器和带掉电保护的系统电源监控电路集成在一起。存储器采用400kHz的I2C总线接口。我们将数据通过I2C总线的写操作送到EEPROM里面,然后,再通过I2C总线的读操作将其读出。-CAT1025 is based on the micro-controller system memory and power monitoring of complete solution.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:20.5kb
    • 提供者:王记存
  1. msp430x41x

    0下载:
  2. 低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.84mb
    • 提供者:苏春明
  1. shutan

    0下载:
  2. demo1-LampsSequencer 以流水灯方式点亮板上的8颗LED demo2-seg1 7段数码管以计时方式显示 demo3-seg2 7段数码管显示01234567 demo4-keyled1 按键控制板上LED灯的亮来 demo5-charlcd1 在字符液晶屏上显示汉字 demo6-BEEP 蜂鸣器演奏音乐 demo7-uart 串口输出字符串 demo8-ps2_1 在数码管上显示PS2按键的值 demo9-vgaout1 在V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.19mb
    • 提供者:jialifeng
  1. MonitorB

    0下载:
  2. 用VHDL写的一个信息监视系统,包括对信息的整形、串并转换和奇偶校验等 还有状态的判断,信息格式的判断等 一个监视器-VHDL write a monitoring system, including the shaping of information, serial-to-parallel conversion and parity status judgment, the judgment of the information format monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:775.6kb
    • 提供者:xiaok
搜珍网 www.dssz.com