CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - TFT 2.4

搜索资源列表

  1. EP2C8Q_Nios_TFT_LCD

    0下载:
  2. EP2C8Q,利用nios驱动2.4寸TFT屏-EP2C8Q,use nios to let 2.4_tft screen work normal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.82mb
    • 提供者:zhuwenqing
  1. Oscilloscope

    0下载:
  2. 用verilog语言编写的数字示波器,在tft 2.4英寸液晶上显示波形、峰值等。-Verilog language with a digital oscilloscope, in tft 2.4 inch LCD display waveforms, peak, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-30
    • 文件大小:1.63mb
    • 提供者:孟祥龙
  1. EP2C8Q_Nios_RTC

    1下载:
  2. 在2.4寸TFT屏上显示时间,主要用NIOS控制。-Display time on 2.4-TFT screen.use nios to control the program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-10-29
    • 文件大小:13.89mb
    • 提供者:zhuwenqing
  1. 35-inch-TFT_-simple-oscilloscope

    0下载:
  2. 1,本例程为一个简易示波器,可以实时的显示AD采样波形和DA输出波形。 使用要求为EP2C8Q_V2的板子+3.5寸TFT LCD。 2,画面上显示的“DA输出:”下面就是DA输出的波形。 3,画面上显示的“AD输入:”下面就是AD采样的波形。 4,因为性能限制,只能用来学习参考之用。-1, the routine for a simple oscilloscope, real-time display of the AD sample waveform and the DA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.63mb
    • 提供者:ihyni
  1. Oscilloscope

    0下载:
  2. 开发板上芯片是cycloneII,利用Verilog HDL语言编写程序,将波形和波形数据显示在2.4寸TFT液晶屏上。在开发板上成功实现。-Development board chip is cycloneII, use of Verilog HDL language programming, the waveform and waveform data is shown in 2.4-inch TFT LCD screen. Successful implementation of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:1.6mb
    • 提供者:zdd
  1. fpganiosTFTdisplay

    0下载:
  2. 这是一个在FPGA的NIOS平台下对2.4寸TFT彩色显示屏操作,已经在FPGA开发板上测试通过。-This is an example about 2.4 tft display in the NIOS platform,it is tested in the FPGA development board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.15mb
    • 提供者:xiao qiang
  1. 8-TFT_24

    0下载:
  2. 基于Xilinx Spartan6自制开发板实验,2.4存TFT屏静态刷新特定图片。如果要修改图片,请使用Matlab将图片生成*.coe格式,生成ROM加载。-Development board based on Xilinx Spartan6 homemade experiment, 2.4 TFT screen kept static refresh specific picture. If you want to modify the picture, the image is gene
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.28mb
    • 提供者:康二栋1号
搜珍网 www.dssz.com