CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Transformation 的程序

搜索资源列表

  1. clk_gen_translate

    0下载:
  2. 本程序实现不同频率时钟的产生及其相互转化-this program different clock frequencies to the formation and transformation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.17kb
    • 提供者:李铭
  1. FPGA_DDS

    2下载:
  2. 基于Cyclone EP1C6240C8 的AD9854 DDS的接口程序,使用FPGA来控制DDS信号的产生,从而达到高频信号产生的目的。 通过FPGA口线模拟AD9854的控制时序。 提供DDS信号波形变换、DDS频率调整、DDS内部比较器使用等功能。-Cyclone EP1C6240C8 of the AD9854 DDS-based interface program, use the FPGA to control the DDS signal generation, so a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-18
    • 文件大小:1.74mb
    • 提供者:icemoon1987
  1. Verilog_study_book

    0下载:
  2. 现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路,它们主要 用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲,它们完全可以用计算机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序,以研究算法的合理性和有效性的道理。-Modern computer and communication systems are widely used in electronic eq
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.94mb
    • 提供者:macray
  1. Para_to_Seril

    1下载:
  2. 用VHDL实现串并变换的程序,FPGA测试成功,正确变换。-String with VHDL implementation and transformation procedures, FPGA test successfully, the correct transformation.
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-22
    • 文件大小:256.24kb
    • 提供者:陈言
  1. SPconversion_CPLD_FPGA_VHDL

    0下载:
  2. 基于状态机的8bit并串变换,使用VHDL语言,使用Xilinx ISE,程序特点是使用了状态机,通过分析可以学习如何使用状态机编程,并完成8bit并串变换的功能-8bit based on state machines and string transformation, using VHDL language, using the Xilinx ISE, process characterized by the use of the state machine, the analysis c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.07kb
    • 提供者:magict
  1. pipelined_fft_64

    0下载:
  2. 利用IP Core编写的Verilog程序,实现FFT变换,希望对大家有帮助。-Written using Verilog IP Core procedures to achieve FFT transformation, we want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:96.96kb
    • 提供者:chengyungang
  1. testspeed

    0下载:
  2. 红绿灯实时变换程序,在接到信号时对该路车流量进行统计,一个高电平代表一辆车。并能对两条路的流量进行比较计算,根据比较百分比输出相应数值电平。-Transformation process in real time the traffic lights, after receiving the signal for the road traffic statistics, a high level representative of a car. And is able to compare th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.28kb
    • 提供者:lily
  1. Part-2-DWT-haar-using-VHDL

    0下载:
  2. 运用VHDL语言对haar小波变换进行变换的其他程序。-Using VHDL language haar wavelet transform other program transformation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:15.51kb
    • 提供者:nancy
  1. Fibonacci

    0下载:
  2. (1) clkdiv 模块:对50MHz 系统时钟 进行分频,分别得到190Hz,3Hz 信号。190Hz 信号用于动态扫描模块位选信号,3Hz 信号用于fib 模块。 (2) fib 模块:依据实验原理所述Fibonacci 数列原理,用VHDL 语言实现数列 (3) binbcd14:实现二进制码到BCD 码的转换,用于数码管显示。 (4) x7segbc:采用动态扫描,使用4 位数码管依次显示Fibonacci 数列数据。 实验采用3Hz 频率来产生Fibonacci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:652kb
    • 提供者:panda
  1. DPSK调制解调VHDL程序

    0下载:
  2. 用于DPSK的调制解调 包括码型变换及反变换过程(Modulation and demodulation for DPSK, including code type conversion and inverse transformation process)
  3. 所属分类:VHDL/FPGA/Verilog

搜珍网 www.dssz.com