CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - UART

搜索资源列表

  1. UART

    0下载:
  2. 用VHDL实现与电脑串口进行通信。已通过开发板验证正确。开发板时钟50M,波特率19200.-VHDL implementation using serial communication with the computer. Has been verified through the development board are correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:796674
    • 提供者:林后斌
  1. UART

    0下载:
  2. 用VHDL语言编程实现UART,8位数据位,校验位自己可以加!LIBERO仿真正确!-VHDL language programming with UART, 8 data bits, parity bit that they can add! LIBERO simulation correctly!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:14597
    • 提供者:funny
  1. uart

    0下载:
  2. 片上系统设计思想与源代码分析 UART实例-System on a chip design examples and source code analysis UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:8852
    • 提供者:谢伟峰
  1. uart

    0下载:
  2. uart串口,非常的简单明了,便于调用 里面的使能信号方便设置,很适合在项目调试时直接加入模块-uart serial port, very simple, easy to call
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2207780
    • 提供者:xiaoliu
  1. uart

    0下载:
  2. FPGA基于串口指令的多电机闭环调速系统-FPGA based multi-port instruction Motor Closed Loop System
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2140963
    • 提供者:ace
  1. uart

    0下载:
  2. 串行异步收发接口,简称UART,是一种广泛应用的串行传输接口。这是用vhdl实现的程序,将UART分成相应的几个模块,并用顶层文件进行模块化设计。-Send and receive asynchronous serial interface, referred to as the UART, is a widely used serial transmission interface. This is achieved using vhdl procedure to the appropriat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3819
    • 提供者:刀刀
  1. uart

    0下载:
  2. This iss VHDL source code for uart. I build and test it for SPARTAN-3E1600 and it work properly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5713205
    • 提供者:Patrick_Edouard
  1. uart

    0下载:
  2. uart发射机Verilog HDL代码-Verilog HDL code uart transmitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:118935
    • 提供者:陶梦月
  1. UART

    0下载:
  2. MSP 430F149 UART使用例程-MSP 430F149 UART using the routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:96786
    • 提供者:pdp
  1. 1.UART

    0下载:
  2. uart通信的verilog历程,已经过测试-uart communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1438978
    • 提供者:左会刚
  1. UART

    0下载:
  2. 串口VHDL程序,Xilinxṩ 测试成功。-Serial VHDL program, Xilinxṩ test was successful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:11651
    • 提供者:weixin
  1. FPGA_UART

    0下载:
  2. FPGA用Verilog编写的uart接口,包括发射和接收-Written by Verilog FPGA uart interface, including transmit and receive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:623385
    • 提供者:h15945
  1. uart

    0下载:
  2. FPGA UART通讯模块,基于verilog HDL语言-FPGA UART communication module, based on the verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1918652
    • 提供者:Dingjiang Zhou
  1. UART

    0下载:
  2. 以uart为基础,集成了输入输出等模块,自己写的程序,对初学者比较有用-To uart-based, integrated input and output modules, to write their own programs, more useful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:538107
    • 提供者:pengliuyong
  1. uart

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:475865
    • 提供者:tianrong
  1. demo7-uart

    0下载:
  2. 一个编译好的FPGA+UART源代码,可供学习修改-A compiled FPGA+ UART source for learning to modify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:476134
    • 提供者:lishaoyi
  1. UART

    0下载:
  2. UART波特率自适应程序,可以适应不同波特率的通信需求-UART baud rate adaptive program can be adapted to the communication needs of different baud
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:9350
    • 提供者:叶枫
  1. UART-Communication

    0下载:
  2. Xilinx FPGA UART communication code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:12861
    • 提供者:周公瑾
  1. UART

    0下载:
  2. verilog 串口模块,高度集成,下载下就能用-verilog uart communication,easy use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:31252
    • 提供者:zyy
  1. UART

    0下载:
  2. 进阶实验之UART串口,波特率115200,与PC通信,用verilog写的-Advanced experiments UART serial port, baud rate 115200, and PC communications, written with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2689983
    • 提供者:林爻
« 1 2 ... 8 9 10 11 12 1314 15 16 17 18 ... 50 »
搜珍网 www.dssz.com