CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - UART

搜索资源列表

  1. uart

    0下载:
  2. This Verilog file is a desription of an UART, which is a piece of computer hardware that translates data between parallel and serial forms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1119
    • 提供者:Balazs Jozsa
  1. UART

    0下载:
  2. FPGA数字电子系统设计与开发实例导航--UART-FPGA digital electronic systems design and development of navigation example- UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:22155
    • 提供者:刘英超
  1. UART(FPGA)

    0下载:
  2. 基于现场可编程逻辑器件(FPGA)使用VHDL语言QuartusII实现UART通讯-Based on field programmable logic device (FPGA) using VHDL language QuartusII achieve UART communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:14762
    • 提供者:刘磊
  1. uart

    0下载:
  2. 基于FPGA的多调制UART的设计,相当不错,可估参考-FPGA-based multi-modem UART design, very good reference to assess
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1123942
    • 提供者:吴宏伟
  1. Uart

    0下载:
  2. Uart总线,VHDL语言,硬件描述语言源码-Uart bus, VHDL language, VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:10294
    • 提供者: 陳皇仁
  1. UART

    0下载:
  2. FPGA串口程序 FPGA串口程序 FPGA串口程序 -FPGA UART FPGA UART FPGA UART FPGA UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:22150
    • 提供者:jshao
  1. UART

    0下载:
  2. 包含一个在QUARYUS环境下运行的UART的工程,实际在EP2C20Q240上调试成功的通用串口VHDL程序-The QUARYUS environment contains a UART to run the project, the actual success of the EP2C20Q240 Universal Serial debugging VHDL programs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2151003
    • 提供者:王果
  1. uart

    0下载:
  2. uart-universal aynchronious reciever and transmitter used to connect the pc and fpga to pass the data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3545
    • 提供者:priya
  1. UART

    0下载:
  2. 是使用ISE实现UART通信功能,可以提高你的FPGA能力。-Is to use the ISE implementation UART communication can improve the ability of your FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:18608
    • 提供者:dengfeng
  1. uart-vhdl-testbench

    0下载:
  2. simple uart vhdl behavioural model (package) vhdl testbench example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1908
    • 提供者:Mark
  1. UART

    0下载:
  2. 用VHDL编写实现的UART控制器源码,自带testbench,解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the UART controller, bring their own testbench, after decompression project file can be opened with the ISE.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:25846
    • 提供者:陈阳
  1. uart

    0下载:
  2. uart接口读写控制器,已经在fpga上测试通过-uart interface to read and write controller, has been tested by fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2713
    • 提供者:zhuq
  1. UART

    0下载:
  2. UART verlog 源码-UART verlog.......................
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3072
    • 提供者:chy
  1. UART-CPLD

    0下载:
  2. 使用VHDL在CPLD上设计UART的一个项目-VHDL design UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6302952
    • 提供者:yuyue
  1. uart

    0下载:
  2. FPGA中的UART模块,调试通过的哦!!希望对大家有所帮助,呵呵。。。我用的是quartus7.2版本编写的,当然也有些copy网上的-FPGA in the UART modules, debugging through the Oh! ! We want to help, Hehe. . . I use the quartus7.2 version of the written, of course, also some copy online
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1766612
    • 提供者:单子奇
  1. UART

    0下载:
  2. 實作UART 介面 4 byte 傳送 或 4 byte 接收 開發環鏡 quartus 且 附模擬檔-4 byte real interfaces for UART transmission or 4 byte receive loop mirror quartus and the development of simulation files attached
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1055943
    • 提供者:許大頭
  1. uart

    0下载:
  2. uart - universal asynchronous receicer and transmitter source code using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1930118
    • 提供者:nagarjuna reddy
  1. uart

    0下载:
  2. UART design with bist capability
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:24445
    • 提供者:veerender
  1. uart

    0下载:
  2. FPGA模拟串口 实现串口通信,波特率外加-FPAG uart chuankou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1115
    • 提供者:nico
  1. uart

    0下载:
  2. 用veriolg 语言编写的串口通讯程序,通过FPGA控制串口的通讯。-a veriog program completed on FPGA to contrlo a uart to communicaton with a computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1262
    • 提供者:dujuan
« 1 23 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com