CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - UART

搜索资源列表

  1. picoblaze_uart_Source_code

    0下载:
  2. 用Picoblaze做的串口操作与控制程序,用VHDL语言编写,调试通过。-Serial do with Picoblaze operation and control procedures, using VHDL language, through debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:26443
    • 提供者:wangnan
  1. DMX512_2_23

    1下载:
  2. 本系统设计利用FPGA设计了一个接在电脑串口上的一个DMX512协议的转接卡,它可以让你的电脑变成一台超强的电脑灯控制台或者调光台、LED控制器等。通过电脑软件,可以控制电脑灯或者其他DMX512协议的设备,比如LED灯、激光灯、PAR灯、DJ设备等等。 本系统还有体积小巧携带方便等特点,足够一般的娱乐场所、多功能厅、会议厅等场所使用,同时采用电脑进行灯光的控制,也可以提升工程的技术含量,显得更高科技。通过简单更改DMX模块的UART部分,还可以将串口转换usb接口,不过由于手头上的FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2223605
    • 提供者:swekey
  1. UART

    0下载:
  2. 串口测试程序 基于FPGA的MAX II系列的VHDL源程序端口已经设置好-Serial port test program is based on the MAX II family of FPGA VHDL source port has been set up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:487775
    • 提供者:陈明风
  1. uart16750_latest.tar

    0下载:
  2. UART 16750 VHDL core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:136900
    • 提供者:Joe
  1. baudgen_latest.tar

    0下载:
  2. Baud rate generator for UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:427458
    • 提供者:Joe
  1. muart_latest.tar

    0下载:
  2. vhdl minimal uart core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:416090
    • 提供者:Joe
  1. yanu_latest.tar

    0下载:
  2. YANU yet another vhdl uart core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:29578
    • 提供者:Joe
  1. uart_verilog

    0下载:
  2. UART 使用了verilog编程 程序经过调试 希望有帮助-UART programming procedures after using the verilog want to help debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:7025
    • 提供者:gaoyueshan
  1. uart16

    0下载:
  2. 一个16位的uart,可以实现串行通信,接受或者发送数据!-A 16-bit uart, serial communication can be achieved, accept or send data!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1020
    • 提供者:JOY
  1. CPLD_V105

    1下载:
  2. epm240系列cpld的配置文件,实现cpld对flash,uart和sdram的控制等-epm240 series cpld profile, to achieve cpld on the flash, uart and the sdram of the control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:309652
    • 提供者:张枫
  1. UARTyulanyajiekoulianjie

    0下载:
  2. UART(通用异步收发器)与蓝牙的接口连接,解释的非常详细,欢迎下载交流.-UART (Universal Asynchronous Receiver Transmitter) and Bluetooth interface, a very detailed explanation, please download the exchange.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:214483
    • 提供者:柳莺
  1. UART_EX

    0下载:
  2. Uart 232 module example divied by 3 module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3710
    • 提供者:park wan soon
  1. VHDL_Complex_Examples

    0下载:
  2. Some slides with complex vhdl examples. There you can find UART,ROMs,RAMs and other source codes and details for every one
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2871286
    • 提供者:Dan
  1. uart_niosii

    0下载:
  2. 在nios环境里面写的uart的程序,调试通过,FPGA选用的是EP2C8Q208C.-Nios environment in which to write the uart of the program, debug through, FPGA chosen is EP2C8Q208C.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3959
    • 提供者:薛玮珑
  1. LIP4101CORE_uart

    0下载:
  2. UART Verilog sourc code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:146742
    • 提供者:jc
  1. S7_UART_FPGA

    0下载:
  2. 这是一个FPGA的UART的带ROM的实际例子,已经调试完毕-This is a FPGA-ROM UART' s with practical examples, has completed commissioning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:131294
    • 提供者:steef
  1. I2C

    0下载:
  2. FPGA数字电子系统设计与开发实例I2C UART VGA USB,可编程器件开发通用模块-FPGA digital electronic system design and development examples I2C UART VGA USB, programmable device of common modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:197457
    • 提供者:王世臣
  1. UARTVHDL

    0下载:
  2. VHDL语言写了uart接收单片机发送数据的程序,并用数码管显示96-VHDL uart fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:349631
    • 提供者:cc
  1. miniuart2

    0下载:
  2. 用VHDL在CPLD/FPGA上实现与PC机的RS232通信-This UART (Universal Asynchronous Receiver Transmitter) is designed to make an interface between a RS232 line and a wishbone bus, or a microcontroller, or an IP core. It works fine connected to the serial port of a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2588368
    • 提供者:李涛
  1. uart_control

    0下载:
  2. 用verilog 实现的简易串口驱动模块儿,引脚简单,易用,可自己增减配置-verilog uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:598
    • 提供者:zhang da
« 1 2 ... 28 29 30 31 32 3334 35 36 37 38 ... 50 »
搜珍网 www.dssz.com