CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - UART RS232

搜索资源列表

  1. uart_core

    0下载:
  2. UART RS232 IPCORE for sopc builder -RS232 UART IPCORE for sopc builder
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:109.01kb
    • 提供者:张建
  1. uart

    0下载:
  2. 用Verilog实现的串口异步通信,适用于RS232
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.07mb
    • 提供者:王权
  1. UART

    0下载:
  2. AVR单片机串口程序 很好用的串口程序,可以发送16进制和ASC-AVR RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.42kb
    • 提供者:张健
  1. uart_EP3C16_FIFO

    1下载:
  2. Verilog编写的串口RS232收发字符串程序,使用FIFO作为数据缓冲区,有效收发字符串长度为256字节,解决了利用串口调试工具与FPGA通讯只能收发单字节的问题.-Programs for uart/RS232, it can receive and transmit strings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:6.44mb
    • 提供者:515666524
  1. uart.vhd

    0下载:
  2. this modul is serial send & resive for RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.32kb
    • 提供者:rez
  1. uart

    0下载:
  2. RS232控制分频,实现占空比和频率可以控制的分频器-verilog RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:78.28kb
    • 提供者:cuiqiang
  1. uart1

    0下载:
  2. RS232(UART)串口传输,通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:232.49kb
    • 提供者:
  1. rs232

    0下载:
  2. uart rs232 receiver and transmiter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.66kb
    • 提供者:franek kimono
  1. RS232

    0下载:
  2. It s combination logic for UART. edited in verilog-HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:648byte
    • 提供者:kim
  1. RS232

    0下载:
  2. It s combination logic for UART. Edited in verilog-HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:5.29kb
    • 提供者:kim
  1. FPGA-UART

    0下载:
  2. 该资料是实现VHDL的串口通信(UART),RS232接口协议,-VHDL implementation of serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.99mb
    • 提供者:lp
  1. USB-to-RS232-adapter-module

    0下载:
  2. 母板通过FR232R芯片及其外围电路实现USB接口转UART(TTL电平)接口,并提供自定义的双列插针扩展接口;功能子板则分为RS232接口和TTL接口两种,并可根据需要设计RS485/RS422/CAN总线接口。-Motherboard chip by FR232R USB interface and its peripheral circuit switch UART (TTL level) interface, and provide a custom double-row pin exp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.59mb
    • 提供者:伍俊
  1. rs232

    0下载:
  2. the vhdl driver:uart communication:rs232(EIA):baud:9600kbps
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.63kb
    • 提供者:guobc
  1. UART-RS232

    0下载:
  2. 用verilog语言描述了uart串口通信实验-Verilog language descr iption of the uart serial communication experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:279.51kb
    • 提供者:liu
  1. verilog-uart-rs232

    0下载:
  2. verilog HDL 描写的uart程序 由PC端接收然后+1返回 等等 东南大学09级4系综合课程设计-verilog HDL descr iption uart program Received by the PC side and then+1 back。 SEU..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:574.56kb
    • 提供者:yu
  1. UART(RS232)

    0下载:
  2. 用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:588.87kb
    • 提供者:zyb
  1. UART VHDL

    0下载:
  2. UART RS232 VHDK DEVELOPMENT
  3. 所属分类:VHDL编程

    • 发布日期:2015-12-10
    • 文件大小:275.19kb
    • 提供者:Sherlock221B
  1. puerto-Uart-rs232

    0下载:
  2. UART PORT VHDL USING DE2-115
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:157.55kb
    • 提供者:crisalex
  1. UART

    0下载:
  2. Verilog写的UART 协议。可用于FPGA RS232接口实现。(The UART protocol written by Verilog. It can be used for the implementation of the FPGA RS232 interface.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:1kb
    • 提供者:Gavin_Wang
  1. uart

    0下载:
  2. 此上传文件实现的功能就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。(The function of this upload file is to receive data from PC in FPGA and send back the received data.The serial port UART protocol is used to receive and receive data.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1.57mb
    • 提供者:木子桶
« 12 3 4 »
搜珍网 www.dssz.com