CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - access Back

搜索资源列表

  1. vhdl_i2c

    1下载:
  2. 7. IIC 接口EEPROM 存取实验 按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址,按动另 外一个键,将刚写入的数据读回CPLD,并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-7. IIC EEPROM Access Interface Development Board experimental pressed a button keyboard CPLD code will go into the data sw
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:409.82kb
    • 提供者:赵海东
  1. 24C02-

    0下载:
  2. 24C02采用IIC协议进行访问,访问回来的数据在LCD1602液晶显示器中显示-24C02 IIC protocol used to access, access to back data is displayed in the LCD monitor LCD1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:27.5kb
    • 提供者:linjian
  1. ssram_latest.tar

    0下载:
  2. SSRAM接口,就是同步静态随机存取存储器接口整个工程文件,包括从前端verilog设计到后端仿真的整个工程-SSRAM interface is synchronous static random access memory interface entire project, including the design from the front to the back verilog simulation of the entire project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.96kb
    • 提供者:王发神经
  1. CPU

    0下载:
  2. 运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括:取指模块,译码模块,执行模块,访存模块,写回模块,寄存器组模块,控制相关检测模块,Forwarding模块。该CPU在TEC-CA实验平台上运行,并且通过Debugcontroller软件进行单步调试,实验表明,该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:802.99kb
    • 提供者:wang
搜珍网 www.dssz.com