搜索资源列表
-
0下载：
小巧的频率计数器，VHDL源代码和仿真文件具全，直接从管工程文件拷贝过来。绝对可用。-compact frequency counters, VHDL source code and simulation with all documents directly from the control engineering documents copied. Absolutely available.
-
-
1下载：
verilog 代码实现 直流电机PWM控制 内有整个完整工程 和modelsim仿真文件-verilog code for PWM DC motor control to achieve within the whole integrity of engineering and modelsim simulation files
-
-
0下载：
quartus下的按键控制led的工程文件-quartus button under the control of engineering documents led
-
-
0下载：
FPGA采用模块工程文件QUARTUS II工程、ADC0809、电机控制PWM、LCD12864显示控制、UART_VHDL-FPGA module QUARTUS II project engineering documents, ADC0809, motor control PWM, LCD12864 display control, UART_VHDL
-
-
1下载：
基于ISD4004的语音报值交直流电压表的设计：本文介绍了基于语音芯片ISD4004的语音报值交直流电压表的设计。电路由数据采集部分，A/D转换部分，键盘与显示部分，单片机控制部分，语音报值部分和扩展功能部分组成。电路使用了并行与串行总线相结合的方式，使设计与编程灵活简便。创意新颖有趣，富于人性化，避免了频繁观察仪器显示之苦，对减轻工程技术人员的工作量和提高工作效率现实意义。-ISD4004 voice-based value of AC and DC voltage at the design
-
-
0下载：
这是Verilog开发键盘控制程序的入门实例，内容详尽，包括工程所需的所有类型文件，可在开发板上直接运行。-This is a Verilog development of the keyboard entry control procedures instance, detailed, including the engineering required for all types of files can be run directly in the development board.
-
-
0下载：
VHDL实现VGA显示的横竖彩条，可以进行横彩条，竖彩条的显示控制，包括源码和全部工程文件-VHDL achieve horizontal and vertical color VGA display article can be horizontal color bars, vertical color bars display control, including source code and all engineering documents
-
-
0下载：
基于FPGA控制的高速固态存储器设计，对固态存储器进行了需求分析, 根据航天工程对高速固态存储器的需求, 确定了设计方案。
针对航天工程对高速固态存储器速率要求较高的特点, 在逻辑设计方面采用流水线技术、并行总线技术。在器件选择方面, 采用LVDS构成接口电路, FPGA构成控制逻辑电路电路, SDRAM芯片阵列构成存储电路。设计了高速固态存储器。该设计简化了硬件电路, 大大提高了存储数据的速率。-FPGA-based control design of high speed solid s
-
-
0下载：
ve-DYNA® 为用户提供了车辆动力学、车辆非线性行为的可配置仿真模型。用户根据自己的工程问题选择合适的车型（轿车，货车，拖车）和适当的版本（低级，标准，高级）就能实现不同的应用。用户基于模型就能开发自己的控制算法或者部件，然后通过离线仿真和硬件在回路仿真来进行检验和验证。只需要进行鼠标键盘的操作，就可以对种种的动力学问题进行分析，比如悬架动力学，车辆动力性或操纵稳定性。这样 就 能够减少昂贵而且费时甚至是危险的实车试验。可以在无人监控的情况下完成整个的测试、优化和系统验证 。本文为v
-
-
0下载：
该使用指南适用于初次使用ispLEVER 软件或者不常使用该软件的工程设计人员，它可以帮助你去了解
不同的处理过程，使用各种工具，以及熟悉ispLEVER 产生的各种报告。在进行下一步时，可以准备一
个设计，以此去了解设计的仿真，功耗的计算，静态时序分析，以及以时序驱动的布局和布线，检查由
软件输出的报告等。以此设计为例，你可以练习约束设计的输入，输出信号以及这些信号管脚的分配去
满足系统要求。也可以修改约束条件，达到最佳地利用LatticeEC 的结构和资源，同时实现高性能。该
-
-
0下载：
基于quartus ii 开发软件的LCD控制工程文件，含vhdl语言编写的程序，及时序和功能仿真文件。-Quartus ii software development based on the LCD control engineering documents, including a program written in vhdl, and functional and timing simulation files.
-
-
1下载：
这是一个nios工程，控制TFT液晶屏的程序。FPGA平台用Verilog HDL语言编写的，MCU软核程序有C语言编写。通过这一个完成的工程，你就会明白SOPC的一些实现方法。-This is a nios engineering, control TFT LCD screen program. The FPGA platform Verilog HDL language preparation with the nuclear program has a soft, MCU written
-
-
0下载：
里面有SOPC硬件工程和软件，为lcd触摸屏控制程序，开发平台FPGA-There are SOPC hardware engineering and software, for LCD touch screen control procedures, development platform FPGA
-
-
0下载：
Chapter5文件夹：
（1）实验1：键盘扫描输入实验，完整的设计工程文件在JIANPAN文件夹下
（2）实验2：扫描数码显示器实验，完整的设计工程文件在SCANLED文件夹下
（3）实验3：点阵显示实验，完整的设计工程文件在DIANZHEN文件夹下
（4）实验4：交通灯控制实验，完整的设计工程文件在JTDKZHQ文件夹下
（5）实验5：数字钟实验，完整的设计工程文件在CLOCK文件夹下
（6）实验6：液晶显示实验，完整的设计工程文件在LCD文件夹下
-
-
0下载：
工程中常用的VHDL控制模块，包括三态门，SDRAM，FIFO，PLL，RAM，FIlter等模块，非常实用的工程代码-Control module of VHDL is commonly used in engineering, including the tri-state gate, SDRAM, FIFO, PLL, RAM, FIlter module, very practical engineering code
-
-
0下载：
usb2.0开发的一些实例，利用端点中断进行环路测试，上位机控制LED，通过自定义请求存取外部RAM等测试工程-usb2.0 development with some examples, the use of endpoint interrupt loop test, PC control LED, through custom request access to external RAM, test engineering
-
-
2下载：
基于cpld 平台，VHDL语言编写，四轴两插补控制程序。包括单轴运动、两轴插补程序、CPLD与ARM通信程序。经过工程实践应用。-Based on the CPLD platform, VHDL language, four two axis interpolation control program. Including the single axis motion, two axis interpolation procedures, CPLD and ARM communication
-
-
0下载：
按键控制LED的工程，使用Verilog编写 程序完整 对初学者来说是个不错的借鉴-LED button control engineering, using Verilog programming complete beginners is a good reference
-
-
0下载：
用fpga实现对步进电机的运动控制。内附详细工程文件。-Fpga to achieve with stepper motor motion control. Included detailed engineering documents.
-
-
0下载：
参考例程之Verilog之实现DDR2时序控制实现，ISE开发平台完整工程(Implementation of DDR2 timing control implementation of reference routine Verilog, complete engineering of ISE development platform)
-
