搜索资源列表
pinlv
- 基于单片机与CPLD的 等精度频率计，VHDL语言
BasedonVHDLdesigndigitalfrequencyof
- 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。
SignalAcquisitionSystemDesignandImplementation
- 随着社会的发展和科学技术的进步，现代社会对测量仪器的需 求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电 路技术和计算机技术的推动下，测量仪器也正发生巨大的变化。以 虚拟仪器为代表的新型测量仪器改变了传统仪器的思想，它们充分 利用计算机强大的软硬件功能，把计算机技术和测量技术紧密结合 起来。特别是基于计算机平台的各种测量仪器由于成本低、使用方 便等优点得到了更广泛的应用，在计算机普及率比较高的高等院校， 这种测量仪器对教学和科研都有重要的使用价值。 本文
freqm
- 以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计，采用在一定时间内对数字脉冲计数的方法，可直接测量TTL电平的数字脉冲信号的频率、周期和脉宽。其他一些信号可经过信号预处理电路变换后测量。 量程：1Hz～999999Hz 输入信号：（1）TTL电平数字脉冲信号；（2）方波/正弦波，幅度0.5~5V 显示：七段数码管显示频率（Hz）和周期/脉宽（us） 控制：两个拨码开关切换三种工作模式：测频率，测周期，测脉宽-Frequency Counter realize
testt2
- 由单片机和CPLD共同构成7位数字频率计-By the MCU and CPLD together seven digital frequency meter
shuzipinl1
- 基于CPLD的数字频率计，可以根据要求设定不同的精度-CPLD-based digital frequency meter, you can set different in accordance with the requirements of precision
FPGA
- 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序-FPGA-based design of digital frequency meter 11, the use of VHDL hardware descr iption language design, and EDA (electronic design automation) tools with
fequency
- 基于CPLD的等精度数度频率计，可以通过外设功能按键实现，频率、相位、占空比等参数的测量。-CPLD based on the number of degrees of accuracy, such as frequency meter, key peripheral functions can be achieved, frequency, phase, duty cycle measurement of parameters such as
Cymometer
- Verilog 编写的频率计，使用8位LED作为显示，Quartus II 6.0的工程文件。保证好用，EPM240T的芯片。使用了66 的资源。-Written in Verilog frequency counter, using 8-bit LED as the display, Quartus II 6.0 of the project file. To ensure easy to use, EPM240T chips. 66 of the resources used.
plj
- 基于cpld 频率计程序，测量频率范围1Hz到99999Hz -On cpld frequency counter program, measurement frequency range of 1Hz to 99999Hz
CPLD-basedfrequencymeter
- 基于CPLD的复杂多功能频率计设计，实现测周期，测频率测占空比的功能-CPLD-based multi-functional and so the design of precision digital frequency meter
1
- 频率计程序cpld-Frequency counter counting procedures
Frequency-counter
- 基于FPGA的频率计设计。通过FPGA运用、 HDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ，利用QUARTUS II集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。-Frequency counter FPGA-based design. By using FPGA, VHDL programming, the use of FPGA (fi
CPLDfrequency
- 频率计CPLD模块。主要实现多次十分频，对各位频率进行计数。锁存和清零功能-Frequency counter:function as a frequency division. counter each bit. latch and clear
jiandan28
- 基于VHDL的CPLD频率计，考虑节省资源的设计方案-Based on VHDL CPLD frequency meter, consider a resource-saving design
abc
- 时钟频率计,能够实现分频的功能，在CPLD上可以看到所想要的现象-clock frequency ，you can learn about how to frequency and hnow tackle simlar problem,what s more ,you can learn some useful information,i belive you do it!after you have read it ,don t spread!thank you!!!
abc
- cpld 的频率计的编程，利用程序编辑一个可变频率频率计-cpld programming frequency meter, use the procedure to edit a variable frequency frequency meter
PL2
- 用CPLD实现的数字频率计，功能齐全，经过验证，绝对好使。-CPLD implementation of digital frequency meter, fully functional
CPLD
- 数字频率计在FPGAEP4CE10F17C8上的功能实现和运用(Application of digital cymometer in FPGA)
方案二
- 本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计，系统由AGC（自动增益控制）电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成，其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致，比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理，实现闸门时间1S的高精度测量。单片机通信处理数据并显示，数据表明，系统精度达到发挥部分要求。(This system is a CPLD microcontr