搜索资源列表
fpga-display-bmp-pictures
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
DE1_fat32
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
VHDL-3BCD
- 3位BCD码的计数显示电路。BCD码计数电路从0计到9然后返回到0从新计数。3位BCD码计数器可以实现从0到999的十进制计数。要将计数过程用七段显示LED数码管显示出来，这里采用动态分时总线切换电路对数码管进行扫描，对数码管依次分时选中进行输出计数的个、十、百位的数据。-3 BCD code count display circuit. BCD code counting circuit count from 0 to 9 and then back to 0 from the new cou
BHT800_Programmers_Manual_E1
- denso-bht800数据采集器开发手册，可参考此手册开发程序-denso-bht800 development of manual data acquisition, refer to the manual development process
Interactive-state-machine
- 交互状态机建模，交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图， T X是一个发送器， M P是一个微处理器。如果进程T X不忙，进 程M P将要发送的数据放置在数据总线上，然后向进程T X发送信号L o a d T X，通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态，不能从进程M P接 收任何进一步的数据。-Interactive state machine mode
rs232_syscon_latest.tar
- 串口通信后处理程序，可以对收到，到的数据进行处理，来源opencore-After serial communication process, can be received, the data processing, source opencore
Program2
- 将8位待测预置数作为外部输入信号，即可以随时改变序列检测器中的比较数据。写出此程序的符号化单进程有限状态机。-The 8-bit pre-measured as the number of external input signal, which can change at any time in the sequence comparison of the data detector. Write the symbol of this process a single process fini
auo_M201UN02_preliminary_spec_ver._6
- 液晶屏编程处理资料 LCD\LED，等液晶屏的规格资料 说明书-LCD programming process data LCD \ LED, LCD screen size and other data sheetsinfo
fujie_78
- 利用Quartus ii实现的两路数据按位复分接，使用Verilog语言编程。两路数据码率都同为78Kb/s,复接后的合路速率为156Kb/s,加帧头后的速率变为160Kb/s.分接端为上述流程的逆过程。-Implemented using Quartus ii two-bit multiplexed data by tapping, using Verilog language programming. Two-way data rate are the same as 78Kb/s, aft
FPGA_USB
- 自己写的用于测试USB和FPGA通信的程序，主要是通过USB发送数据，来测试FPAG的LED跑马灯-Write for testing USB and FPGA communication process, mainly through the USB to send data to test the LED Marquee FPAG
DMASU
- nios中DMA数据传输方式的实例化程序-nios in the DMA data transfer mode of instantiation process
abbr_564dd181
- 数据采集和控制系统多种多样，但其基本工作过程相似：汇集被测控对象各种被测模拟量，把它们转换为数字信号，经过加工处理后，再转换成相应的模拟量，实现所需的控制。上述过程由数据采集控制器统一管理和调度。-Data acquisition and control systems are diverse, but similar to the basic work process: collection of various objects being tested analog measurement
CRC.C
- 下面以最常用的CRC-16为例来说明其生成过程。 CRC-16码由两个字节构成，在开始时CRC寄存器的每一位都预置为1，然后把CRC寄存器与8-bit的数据进行异或(异或：二进制运算 相同为0，不同为1；0^0=0 0^1=1 1^0=1 1^1=0)， 之后对CRC寄存器从高到低进行移位，在最高位（MSB）的位置补零，而最低位（LSB，移位后已经被移出CRC寄存器）如果为1，则把寄存器与预定义的多项式码进行异或，否则如果LSB为零，则无需进行异或。重复上述的由高至低的移位8
Counter-and-digital-tube-display
- 本文十、十二、十六，、六十进制计数器各一个，然后通过数据扫描分时模块与译码器模块在五个数码管上显示计数过程，六十进制计数器高、地位在不同数码管上显示。之后对程序进行调试和运行及仿真，仿真结果符合设计要求时使用JTAG下载到可编程器件中实现软、硬件结合。-This article ten, 12, 16, and six decimal counter counting process, six decimal counter, the status of digital tube displa
ADDER
- 前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。也有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片-Before most of the FPGA is SRAM-based technology, chip SRAM process information after po
COMMAND232_SEND
- 这个代码用VHDL编写，是RS232在UART协议层发送数据的实现过程，很有用的！-The VHDL code is written, is the RS232 UART protocol layer in the implementation process of sending data, very useful!
SDRAM
- 模块采用网上的模块，自己进行测试，在测试过程中了解其使用方法。经过测试，存进去的数据正确读取出来。-The module uses online modules, test yourself, to understand its use in the testing process. Been tested and stored inside the data read correctly.
aaa-crall2
- UCI7701液晶驱动芯片控制程序，能够使其按照指定波形输出数据进行屏幕刷新，自带验证程序-UCI7701 LCD driver chip control procedures, to make it according to the specified waveform output data to refresh the screen, built-in validation process
DE2_USB_API
- 基于altera DE2开发板的USB应用程序，可以实现对FPGA的各项控制，包括输入数据到SRAM中，更换VGA显示器显示的图片等-Based on altera DE2 development board USB application process can be achieved with the control of the FPGA, including the input data to the SRAM, the replacement of VGA display pictur
dataroad
- VHDL数据通路实验，内容包括：总线通信的基本原则；设备寻址的过程；掌握总线分时复用的方法；掌握多个部件数据通信时数据通路建立过程与控制信号和时序信号的关系。 -VHDL datapath experiments, including: basic principles bus communication Device Addressing process master bus time-multiplexing method grasp the multiple components