CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - data processing

搜索资源列表

  1. pcm13

    0下载:
  2. PCM采编器器系统是一种常用的遥测设备,它可以采集多路数据并进行通信传输和数据处理,PCM 采编器控制采集各个数据通道数据的时序,并加上帧同步码形成一定格式的数据,再进行并/串转换,形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:876
    • 提供者:张全文
  1. firshuzilvboqi

    0下载:
  2. :介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based FIR digital filter design and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:7439
    • 提供者:佘斌
  1. Digital_video

    1下载:
  2. 配合DSP做的例子,前段视频采集和转换后, 通过切换SRAM中的数据到DPS后端处理和FPGA采集操作,具有 一般通用性,更重要的是测试代码丰富,加深理解-DSP to do with the example of the preceding video capture and conversion, the SRAM through the switch to DPS data processing and FPGA back-end collection operation, a g
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-16
    • 文件大小:8712
    • 提供者:陈家振
  1. Verilog1C21B21A4_1237797332

    0下载:
  2. Verilog HDL Introduction 1.1 Verilog HDL Introduction 1.2 The basic concept of using the Verilog 1.3 Verilog HDL design concept of modular and hierarchical 1.4 Gate-level design module 1.5 data processing module design 1.6 Behavior Model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4396436
    • 提供者:vkiy
  1. FIFO

    0下载:
  2. FPGA实现FIFO模块,用于异步数据处理,作为高速缓冲CACHE-FPGA realization of FIFO module for asynchronous data processing, as the cache CACHE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:347911
    • 提供者:王军
  1. Digital_frequency_meter

    0下载:
  2. 本项目基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能 采用STC89C52单片机进行数据运算处理,利用液晶显示器对测量的频率、占空比进行实时显示。充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。-The project is based on the principle of equal precision frequency measure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-04
    • 文件大小:1339392
    • 提供者:swekey
  1. POC

    0下载:
  2. 基于VHDL开发POC接口代码,主要用于cpu和打印机之间的数据处理控制-VHDL code development based POC interfaces, cpu and the printer is mainly used for data processing control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4784
    • 提供者:陈魁东
  1. rs232_syscon_latest.tar

    0下载:
  2. 串口通信后处理程序,可以对收到,到的数据进行处理,来源opencore-After serial communication process, can be received, the data processing, source opencore
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:564206
    • 提供者:asfk
  1. UART_IF

    0下载:
  2. 该源代码实现通用串行接口接收发送。把串行接口的数据转换成总线数据流。便于进一步对数据处理。-The source code achieve universal serial interface receive and send. The serial interface of data transfer into bus data flow. Facilitate further on data processing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:153796
    • 提供者:周鑫
  1. DC-motor-controller-and-its-control

    0下载:
  2. 基于VHDL语言的直流电机控制器及其控制,本控制系统的总体结构,下位机是整个高频疲劳试验机控制器的核心。用于实现产生控制试验机的控制信号和数据,反馈信号的处理,以及和上位机进行数据通信。其控制功能强弱也直接影响着整个控制器性能的好坏-DC Motor Based on VHDL controller and its control, the overall structure of the control system, the next bit machine is the high-freq
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:2566
    • 提供者:moyeo
  1. CRC.C

    0下载:
  2. 下面以最常用的CRC-16为例来说明其生成过程。   CRC-16码由两个字节构成,在开始时CRC寄存器的每一位都预置为1,然后把CRC寄存器与8-bit的数据进行异或(异或:二进制运算 相同为0,不同为1;0^0=0 0^1=1 1^0=1 1^1=0),   之后对CRC寄存器从高到低进行移位,在最高位(MSB)的位置补零,而最低位(LSB,移位后已经被移出CRC寄存器)如果为1,则把寄存器与预定义的多项式码进行异或,否则如果LSB为零,则无需进行异或。重复上述的由高至低的移位8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:11311
    • 提供者:malimin
  1. RGB-to-yuv422

    1下载:
  2. verilog语言写的视频数据处理相关的代码。实现功能为将RGB数据转化为BT656数据。-verilog language to write video data processing related to the code. Functions for the RGB data into the BT656 data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-18
    • 文件大小:2048
    • 提供者:张旭辉
  1. The-FPGA-high-speed-data-acquisition

    0下载:
  2. 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理,I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流,实时性要求高,充分利用FPGA 的并行处理能力,对输入信号实行同时采样、分时进行A/D转换,通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务,使DSP芯片TMS32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:87801
    • 提供者:刘恒
  1. XILINX-PCI-E-DRIVER

    2下载:
  2. Xilinx公司的FPGA基于V5的开发版PCI-E驱动程序,可用作图像采集卡以及数据处理用-Xilinx s FPGA-based V5 Developer Edition PCI-E drivers can be used as a frame grabber, and data processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-27
    • 文件大小:2928640
    • 提供者:王禾呈
  1. newCodeV1.5

    0下载:
  2. 在公司用的生成fpga的mif文件的工具,用于LED显示屏,编辑数据输出,一般用于显示全彩图片的数据处理,生成的文件在D盘根目录下-The company used to generate FPGA MIF File tools, used in LED display, editing the data output, generally used for display full color picture data processing, the generated files in th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:16831
    • 提供者:薛群峰
  1. qi-duan-yi-ma-qi

    0下载:
  2. 七段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用译码程序在FPGA\CPLD中来实现。本实验作为7段译码器,输出信号LED7S的7位分别是g、f、e、d、c、b、a,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。接有高电平段发亮,于
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:3147
    • 提供者:xuling
  1. frequency

    0下载:
  2. 等精度频率计(FPGA部分),通过单片机发送频率控制字给FPGA,FPGA实现计数,再将计数结果发送给单片机后进行数据处理最后发送到数码管或液晶屏显示待测频率-Precision frequency meter (FPGA part) by the single-chip transmit frequency control word to the FPGA, FPGA, to achieve the count, and then finally sent to the digital dat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:452031
    • 提供者:逸风
  1. camero_driver

    0下载:
  2. 驱动并初始化OV7670摄像头,并在FPGA上做初步的数据处理和存储,用Diamond2.0软件进行仿真和调试的配置-Driver and initialize OV7670 camera on FPGA preliminary data processing and storage, Diamond2.0 software simulation and debugging configuration
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:4898477
    • 提供者:jasmine
  1. new-data

    0下载:
  2. 磁阻式旋变的cpld处理,xilinx,抛砖引玉-Cpld processing reluctance resolver, xilinx, initiate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1757
    • 提供者:张新
  1. motorPlcj

    0下载:
  2. 基于fpag开发的对移动机器人控制程序,主要是使用PID算法,实现对电机的控制,还有对里程计数据的处理。-Fpag development based on mobile robot control program, main is to use PID algorithm, the control system for the motor, and the odometer data processing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1296982
    • 提供者:胡中华
« 12 3 4 5 »
搜珍网 www.dssz.com