CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - day

搜索资源列表

  1. calendar_clock

    0下载:
  2. 用verlog HDL写的电子日历,可以显示年,月,日和时间,具有闹铃的功能-using HDL to write electronic calendar, it shows the year, month, day and time, with alarm function
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.7mb
    • 提供者:zz
  1. VHDL

    0下载:
  2. VHDL很不错的教程 可以让你在一天之内理解VHDL语言 熟悉基本语法-VHDL is very good tutorial can let you in one day understand the VHDL language familiar with the basic grammar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:274.53kb
    • 提供者:关飞
  1. Electronic_Calendar_Based_On_FPGA

    0下载:
  2. 本项目主要是利用FPGA技术实现电子日立的功能,显示年月日星期,显示格式为:“年. 月. 日. 星期”,其中年月日星期均为可调电路。该项目共有七个模块:星期控制电路、日期控制电路、月份控制电路、年份控制电路、选择月份电路、扫描显示电路和调节电路。总体思路是:星期和日期控制电路共用一个脉冲信号;日期的进位反馈给调节电路,再通过调节电路中的开关控制选择月份和月份控制电路的脉冲信号,以起到随时调节月份的作用;同理,月份控制电路的进位反馈给调节电路以随时调节年份。-The project is main
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:41.69kb
    • 提供者:xiaoxu
  1. digital_clock

    0下载:
  2. 数字钟vhdl程序,能够显示年月日,时分秒,还有闰年-digital_clock.It can show the year,month,day and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.18kb
    • 提供者:吴传平
  1. fgasd

    0下载:
  2. day la chuong trinh su dung mcu AVR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:19.99kb
    • 提供者:Phan Minh Tan
  1. 4Day

    0下载:
  2. 《4天学会Design Compiler》的中文版。 《4天学会Design Compiler》大家都该知道的,一个很好的DC入门教才,我也是学习时找到了这个中文版。 《4天学会Design Compiler》可以在xunlei上下载到。-" 4-day Institute of Design Compiler" the Chinese version. " 4-day Institute of Design Compiler" Everyone in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:591.32kb
    • 提供者:唐霖
  1. 6clock

    0下载:
  2. verilog 电子表。可显示年,月,日,支持闰年。-verilog electronic form. Displays year, month, day and support a leap year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10.33kb
    • 提供者:李宗澤
  1. Widget_Watch_VHDL

    0下载:
  2. 功能: (1)数字钟(2)数字跑表(3)调整时间 (4)闹钟设置 (5)日期设置。 设计总体构思: 将日期、时钟、秒表及闹钟功能分开实现。选择日期模式,则只显示年、月、日。选择时钟模式,则只显示时、分、秒。选择秒表模式,则只显示秒、毫秒。选择闹钟模式,显示为时、分、秒,另外加一个闹铃。 -Features:(1) digital clock (2) digital stopwatch (3) adjust the time (4) alarm settings (5) date
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:899.61kb
    • 提供者:
  1. taxi4

    0下载:
  2. 本程序是天华杯模拟题中出租车计价器源程序,由本人编写,经测试基本满足要求-This procedure is the day China Cup title in the taxi meter analog source, which I am prepared to meet the basic requirements have been tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:50.95kb
    • 提供者:左伟明
  1. LED-DISPLAY

    0下载:
  2. 在DE2板上 (nios II)实现LED的年月日,时分秒的显示。-Achieving LED s year, month, day, hour, minute, seconds display in the DE2 board (nios II).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:959byte
    • 提供者:zhangxin
  1. labpgms

    0下载:
  2. Here are some of FPGA Based Veriolg Cose . Hope u all find it very useful in ur day activities enjoy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:58.43kb
    • 提供者:Honey
  1. clk

    0下载:
  2. 程序实现数码管日期显示(按键可控制月日、时分、分秒切换)和LCD显示-Program for digital date display (buttons can control the day, hours, minutes and seconds to switch) and LCD display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.55kb
    • 提供者:feipan
  1. Design.Recipes.for.FPGAs.pdf

    0下载:
  2. Design Recipes for FPGAs (Peter Wilson) This book provides a rich toolbox of design techniques and templates to solve practical, every-day problems using FPGAs. Using a modular structure, the book gives easy-to-find design techniques and templates
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.36mb
    • 提供者:ynona
  1. FPGA-CPLD

    0下载:
  2. FPGA-CPLD开发教程.rar 开发fpga必看的书籍 可以参考着开发 作为不时之需-FPGA-CPLD Development tutorial. Rar fpga development can refer to the books must see development as a rainy day
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32mb
    • 提供者:yh
  1. zonghejishiqi

    0下载:
  2. 综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。-Integrated timing system requirements to achieve the year, month, day, hour, minutes, seconds and weeks of counting time features such as integrated, while timing t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:835.44kb
    • 提供者:林雨萱
  1. Calendar

    0下载:
  2. ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒,即在一定时间段内显示年、月、日(如20080101),然后在另一时间段内显示时、分、秒(如00123625),两个时间段能自动倒换。 ④ 数字日历具有复位和校准年、月、日、时、分、秒的按钮,但校年和校时同用一个按钮,即在显示年、月、日时用此按钮校年,在显示时、分、秒时则用此按钮校时,依此类推。-① T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.76mb
    • 提供者:wtm_dxyb
  1. Electronic-clock

    0下载:
  2. 八位数码管显示电子时钟,显示年、月、日、星期,还有闹钟、整点报时的功能-Eight of the digital electronic clock, shows that the year, month, day, week, and alarm clock, the function of the time on the hour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:10.75kb
    • 提供者:mark
  1. shizhong

    0下载:
  2. 含有时钟及测试模块,有时分秒年月日周的判定和自动计时跑动功能。-Contains a clock and test modules, month, day and sometimes every second week to determine the timing and automatic running function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.72kb
    • 提供者:zfw
  1. Altera_FPGA_study

    0下载:
  2. ALtera公司的为期三天的培训,是对于有一定基础的迅速提高的宝典,内包含为期三天的培训内容,和每一部分对应的实验代码-ALtera the company' s three-day training, there is some basis for the rapid increase of the Collection, which contains a three-day training, and each part of the code corresponding to the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:51.48mb
    • 提供者:李辉
  1. ACtel-RTC-hdl

    0下载:
  2. 基于Actel公司的反熔丝FPGA实现,实现了实时时钟功能。能区分闰年、大月、小月,秒、分、时自动增长。-this application provides a count of seconds, minutes, hours, day of the week, day of the month, month, and year. The month-ending date is automatically adjusted for months with less than
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:25.1kb
    • 提供者:huzi
« 12 3 »
搜珍网 www.dssz.com