CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - find number

搜索资源列表

  1. FPGArealiztionofdigitalsignalprocessing

    0下载:
  2. 数字信号处理FPGA实现 实用程序和文件,有sine.exe ---输入宽度。输出对应的正弦波表 mif文件 csd.exe --- 寻找整数和分数的标准有符号数字量(canonical signed digit ,CSD)表达式程序 fpinv.exe --- 倒数计算浮点数表的程序 dagen.exe ---分布式算法文件生成HDL" onclick="tagshow(event)" class="t_tag">VHD
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-06
    • 文件大小:254.1kb
    • 提供者:kevin
  1. zdgys

    0下载:
  2. 利用VHDL实现求两个二十四位二进制数的最大公约数-Use VHDL to find the greatest common divisor of two number
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:84.46kb
    • 提供者:TY
  1. PL_auto1

    0下载:
  2. 自动售饮料控制器 (1) 该系统能完成货物信息存储、进程控制、硬币纸币处理、余额计算和显示等功能; (2) 该系统可以销售20种货物,每种的数量和单价在初始化时输入,在存储器中存储。用户可以用1元和5角的硬币以及20元、10元、5元、1元纸币进行购物,按键进行选择。 (3) 系统根据用户输入的货币,判断钱币是否够,钱币足够则根据顾客的要求自动售货,钱币不够则给出提示并退出。 (4) 系统自动计算出应找钱币余额和库存数量并显示。 -Beverage vending contro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.45kb
    • 提供者:吴刚
  1. PN4

    0下载:
  2. 语言:VHDL 功能:该PN4序列的特点为将一个4位序列的前两位取异或,再让序列左移一位,用异或的结果作为序列的最后一位。序列周期是15,即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测,首先捕获相位。然后,规定测试的码的总个数,统计这些码中有多少个不能满足PN序列特点的,用计数器统计个数。如果发现误码过多,可能是相位失调,重新捕获相位,再进行误码检测。 仿真工具:modelsim 综合工具:quartus -Language: VHDL function:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.33kb
    • 提供者:huangjiaju
  1. zidongshouhuo

    0下载:
  2. 设计一个简易的自动售货机,它能够完成钱数处理、找零、显示、退币等功能。 (1)用3个键表示3种钱,再用3个键表示3种物品。 (2)用2个数码管显示输入的钱数,再用2个数码管显示所找的钱数,以元为单位 -Design a simple vending machine, the amount of money that it can complete the treatment, give change, display, coin and other functions. (1) wi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:10.16kb
    • 提供者:chenbei
  1. compare

    0下载:
  2. 多位多个数的找最大的比较器,已仿真通过,位数个数可自行修改-Many more numbers to find the largest comparative, through simulation, the median number of modify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:601byte
    • 提供者:monica
  1. compmin

    0下载:
  2. 多位多个数的找最小的比较器,已仿真通过,位数个数可自行修改-Many more numbers to find the minimum comparator, through simulation, the median number of modify
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:595byte
    • 提供者:monica
  1. 使用循环进行数组排序

    1下载:
  2. 利用labview编写程序: 4、使用循环进行数组排序 要求:可以多次操作,直到点退出按钮。 5. 产生一个3×3的整数随机数数组,随机数要在0到100之间,然后找出数组的鞍点,即该位置上的元素在该行上最大,在该列上最小,也可能没有鞍点。如下图所示: 要求:加上数组元素数设置以及redo按钮重新取值计算 -Labview programming: 4, using a loop array sorting requirements: multiple operati
  3. 所属分类:VHDL编程

    • 发布日期:2017-10-30
    • 文件大小:43.62kb
    • 提供者:Haibin Zhang
  1. FPGA-2048

    2下载:
  2. 一开始方格内会随机出现2这个小数字,每次可以选择上下左右其中一个方向去滑动,每滑动一次,所有的数字方块都会往滑动的方向靠拢外,系统也会在空白的地方乱数出现一个数字2或4方块,出现2的概率是出现4的概率的3倍,相同数字的方块在靠拢、相撞时会相加。系统给予的数字方块不是2就是4,玩家要想办法在这小小的16格范围中凑出“2048”这个数字方块。断的叠加最终拼凑出2048这个数字就算成功通关。当所有16格数字已满,无法叠加,且没有出现2048这个数字则算游戏失败。-Will randomly appea
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-08
    • 文件大小:6.02kb
    • 提供者:吴国耀
搜珍网 www.dssz.com