CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - hex decoder

搜索资源列表

  1. Hex_decoder_7seg

    0下载:
  2. --功能: 十六进制显示译码器 -- a -- +-----+ -- f | | b -- +-----+ <- g -- e | | c -- +-----+ -- d -- --使能端 (EN) : 高电平 --输出端 (data_out) : 低电平-data_out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:223.62kb
    • 提供者:晨光
  1. disphex

    0下载:
  2. 7 segemnts display hex decoder in tested in spartan 3 fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:181.39kb
    • 提供者:Omar Pont
  1. qi-duan-yi-ma-qi

    0下载:
  2. 七段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用译码程序在FPGA\CPLD中来实现。本实验作为7段译码器,输出信号LED7S的7位分别是g、f、e、d、c、b、a,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。接有高电平段发亮,于
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:3.07kb
    • 提供者:xuling
  1. led7yima16

    0下载:
  2. 7段显示译码器的驱动,显示16进制数值,进制可调。-7-segment display decoder driver, display the hexadecimal value hex adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:170.78kb
    • 提供者:zwl6600233
搜珍网 www.dssz.com