CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - kernel module

搜索资源列表

  1. 自己动手写CPU

    2下载：
  2. ? Code文件夹 提供了本书每一章涉及的OpenMIPS源代码、测试程序。 ? Tools文件夹 提供了GNU工具链的安装文件，以及一个小工具Bin2Mem.exe，该工具用来将二进制数文件转化为可以用于ModelSim仿真的格式。 ? Doc文件夹 提供了本书使用的一些IP核的说明手册，包括UART控制器、SDRAM控制器、GPIO模块等。还提供了FPGA开发平台DE2的说明手册。(Code folder Provides the OpenMIPS source code and

  3. 所属分类：VHDL/FPGA/Verilog

  1. spram

    1下载：
  2. verilog编写的spram，包含顶层模块，控制模块和spram本体，其中spram为Altera提供的ip核，已在quartus 16上运行通过(Verilog written in spram, including the top-level module, control module and spram ontology, where spram is the IP kernel provided by Altera, has been running on quartus 16)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-26
    • 文件大小：2.73mb
    • 提供者：keykai

  1. rtl

    0下载：
  2. 基于S10新品的2x2矩阵乘模块，附带双精度的乘法，除法ip核(2x2 matrix multiplication module based on S10 new product, with double precision multiplication, division IP kernel)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-20
    • 文件大小：577kb
    • 提供者：Rdddd

  1. exp_fft_test_724

    0下载：
  2. 在quartus软件中调用FFT的IP核，编辑IP核的驱动模块，使得IP核读入数据进行处理，输出数据。使用modelsim进行联合仿真。(In the quartus software, the IP kernel of FFT is called, and the driver module of the IP kernel is edited, so that the IP kernel is read into the data for processing and output data

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-29
    • 文件大小：26.28mb
    • 提供者：XHF72

  1. sobel

    1下载：
  2. 由Verilog编写在FPGA实现sobel算法应用于图像边缘检测，工程文件可在quartus13.1以上版本打开；工程使用到ram、fifo、pll三种ip核，design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块，sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果；测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化，再将生成文件中数据用串口发给FPGA，边缘检测结果会通过VGA输出。(Written by Ve

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-07-14
    • 文件大小：9.75mb
    • 提供者：丶大娱乐家
搜珍网 www.dssz.com