CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - management

搜索资源列表

  1. 2003101190493221

    0下载:
  2. 还好用,大家一起来看下,不错的图书管理软件啊 ,-Fortunately with, everyone look, the good library management software, ah, huh, huh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2976050
    • 提供者:王强
  1. xlinx_ise_excd1_edk_flash_program

    0下载:
  2. 这是一个网友向我提问如何实现EXCD1开发板的FLASH管理,我编写的一个Xilinx的EDK设计包括设计步骤说明,没有经过实际测试,希望在实际使用中有问题的网友与我讨论。谢谢!-This is a friends asked me how EXCD1 development board FLASH management, I prepared a Xilinx s EDK design and including the design steps that, without actual te
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6530441
    • 提供者:YongZhiLi
  1. crossroadtrafficlights

    0下载:
  2. 十字路口交通管理器设计,甲、乙道路交替通行,每次通行时间30s 交替通行时刻,要求有5s的准备时间,即每次绿灯变红灯时,黄灯应先亮5s。而红灯变绿灯则不需要亮黄灯 -Intersection traffic management design, A and B alternate access road, each turn of access time access time of 30s, 5s required preparation time, which changes eac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3451
    • 提供者:张建林
  1. XtreamWay-update

    0下载:
  2. 本次只需要升级交换板SF2300上的软件版本,升级完成并重启后SF2300会自动加载更新后的应用承载板AC2240软件 在SF2300的应用维护模式appadmin下更新xway_om.zip, 在SF2300的管理维护模式OMadmin下更新xway_node.zip, xw_rpc.tar.gz是用于x86刀片服务器对FPGA卡进行RPC调用的软件包 软件更新方法、XtreamWay交换协议、FPGA远程调用方法等可参考附件中的说明文档 -
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:19474470
    • 提供者:BRN
  1. MIMASUO

    0下载:
  2. 伴随着集成电路(IC)技术的发展,EDA技术已经成为现代电子设计的发展趋势,并在各大公司、企事业单位和科研教学部门广泛使用。VHDL是一种全方位的硬件描述语言,几乎覆盖了以往各种硬件描述语言的功能,整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。本文阐述了EDA的概念和发展、VHDL语言的优点和语法结构并分析讲解了智能抢答器的各模块的功能要求、基本原理以及实现方法。本系统的设计就是采用VHDL硬件描述语言编程,基于Quartus II平台进行编译和仿真来实现的,其采用的模块化、逐步细
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:179213
    • 提供者:RONG
  1. can_latest[1].tar

    0下载:
  2. CAN,全称“Controller Area Network”,即控制器局域网,是国际上应用最广泛的现场总线之一。最初,CAN被设计作为汽车环境中的微控制器通讯,在车载各电子控制装置ECU之间交换信息,形成汽车电子控制网络。比如:发动机管理系统、变速箱控制器、仪表装备、电子主干系统中,均嵌入CAN控制装置。 -CAN, full name of the " Controller Area Network" , the Controller Area Network, is int
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1149787
    • 提供者:zhaohaiting
  1. Writing-Testbenches-using-System-Verilog.tar

    0下载:
  2. Writing Testbenches Using SystemVerilog offers a clear blueprint of a verification process that aims for first-time success using the SystemVerilog language. From simulators to source management tools, from specification to functional coverage, from
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2774778
    • 提供者:ynona
  1. esign

    0下载:
  2. FPGA的机载音频管理系统通信测试卡设计-FPGA on-board audio card management system Communications Test Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:634558
    • 提供者:pc
  1. fpga-display-bmp-pictures

    0下载:
  2. 本文设计的是基于大规模FPGA的BMP图库管理,完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现,即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片,内嵌32位的NiosII软核,采用SDRAM作为内存,把存储在SD卡内的二进制图片信息读入内存,并控制TFT彩色液晶,读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上,在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息,图
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-07
    • 文件大小:2168832
    • 提供者:wuwei
  1. DE1_fat32

    0下载:
  2. 本文设计的是基于大规模FPGA的BMP图库管理,完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现,即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片,内嵌32位的NiosII软核,采用SDRAM作为内存,把存储在SD卡内的二进制图片信息读入内存,并控制TFT彩色液晶,读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上,在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息,图
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-11
    • 文件大小:11721728
    • 提供者:wuwei
  1. digit-traffic-light

    0下载:
  2. 某交通管理部门要求,交通灯要求主干道绿灯至少保持2分钟(其中不包括绿灯闪烁时间),在此前提下,当支路检测到有车或人时,主干道绿灯闪烁3秒,然后黄灯持续亮3秒,红灯再亮,同时支路绿灯亮,红灯灭。当支路连续5秒检测不到车和人时,支路绿灯闪烁3秒,然后黄灯持续亮3秒,红灯再亮,同时主干道绿灯亮,红灯灭,支路绿灯最长持续20秒(不包括绿灯闪烁时间)。若从绿灯闪烁开始禁止支路上行人和车辆通行,则可保证主干道禁止通行的最长时间为26秒。支路可通过仪器来检测有无车辆和行人,对于行人,由于其不定性,需要设置一些
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:207686
    • 提供者:jamesheller
  1. PLL

    0下载:
  2. 该测试程序用过Verilog HDL实现对PLL的分频,既频率管理功能-The Verilog HDL test procedure used to achieve the sub PLL frequency, only the frequency management function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3053
    • 提供者:Henin Lu
  1. 2

    0下载:
  2. 交通路口交通管理器的设计,用VHDL语言编写,控制系统-Traffic Crossing Traffic Management Design, VHDL language, the control system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:306324
    • 提供者:sam
  1. Law-20-80

    0下载:
  2. 20-80定律,一个复合设计,同样符合很多方面的管理定律。-20-80 law, a composite design, also in line with the management of many aspects of the law.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:9800
    • 提供者:杨春杰
  1. shizhong

    0下载:
  2. 下面是一个可在开发板上实现的时钟程序,不仅可以做为时钟用,还另外加了个跑秒的功能.-udp table for hotel management. In daily life have an important role, with verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2615
    • 提供者:ink
  1. abbr_564dd181

    0下载:
  2. 数据采集和控制系统多种多样,但其基本工作过程相似:汇集被测控对象各种被测模拟量,把它们转换为数字信号,经过加工处理后,再转换成相应的模拟量,实现所需的控制。上述过程由数据采集控制器统一管理和调度。-Data acquisition and control systems are diverse, but similar to the basic work process: collection of various objects being tested analog measurement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:27436
    • 提供者:李佳悦
  1. cnt10b

    0下载:
  2. 一个简单的交通灯程序,实现双向十字交叉路口的交通管理-A simple traffic light program, two-way cross intersection traffic management
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:147957
    • 提供者:沈杰
  1. trafficlight

    0下载:
  2. 一个十字路口交通控制系统,其东西,南北两个方向除了有红、黄、绿灯指示是否允许通行外,还设有时钟,以倒计时方式显示每一路允许通行的时间,绿灯,黄灯,红灯的持续时间分别是40、5和45秒。当东西或南北两路中任一道上出现特殊情况,例如有消防车,警车要去执行任务,此时交通控制系统应可由交警手动控制立即进入特殊运行状态,即两条道上的所有车辆皆停止通行,红灯全亮,时钟停止计时,且其数字在闪烁。当特殊运行状态结束后,管理系统恢复原来的状态,继续正常运行- An intersection traffic c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:387801
    • 提供者:patient sun
  1. ZLG7289B

    0下载:
  2. ZLG7289B 的主要特性 􀂄 很宽的工作电压范围:+2.7~6V; 􀂄 直接驱动8 位共阴式数码管(1 英寸以下)或64 只独立的LED; 􀂄 能够管理多达64 只按键,自动消除抖动; 􀂄 段电流可达15mA 以上,字电流可达100mA; 􀂄 利用功率电路可以方便地驱动1 英寸以上的大型数码管; 􀂄 具有左移、右移、闪烁、消隐、段点亮等强大功能; 􀂄 要
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1414044
    • 提供者:周文杰
  1. ps2pmu

    1下载:
  2. power management unit with ps2 interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:795
    • 提供者:郭诗琪
« 1 23 4 »
搜珍网 www.dssz.com