CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - minimum value

搜索资源列表

  1. A_D_translate

    0下载:
  2. 利用实验板上的ADC0809做A/D转换器,实验板上的电位器提供模拟量输入,编制程序,将模拟量转换成二进制数字量,在数码管的最高两位显示出数字量来。另外要把模拟量值在数码管的最低三位显示出来。例如显示“80 2.50”( 其中80是采样数值,而2.50是电压值。要求程序可连续运行以便测量不同的模拟电压(类似于电压表) (注意:多次采集求平均值可提高转换精度) -Experimental board do ADC0809 A/D converter, test board provides
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:51.6kb
    • 提供者:yangxiao
  1. mm1

    0下载:
  2. 基于随机数组中的最大值与最小值的选择器,可自由设定输出时钟和数组大小-Maximum and Minimum Value Selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:780byte
    • 提供者:li yinjun
  1. PWMforvoltageregulator

    0下载:
  2. pulse width modulation controlled for 8-bit antrada give us a total of 255 possibilities. The continuous signal output will therefore be a value between the maximum and minimum voltage of the plate where you download the code, depending on these 255
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.25kb
    • 提供者:defghia
  1. My_Nios_2

    0下载:
  2. nios的一个最小系统实现,非常有参考价值!-A minimum nios system implementation, very has reference value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.14mb
    • 提供者:li
  1. 使用循环进行数组排序

    1下载:
  2. 利用labview编写程序: 4、使用循环进行数组排序 要求:可以多次操作,直到点退出按钮。 5. 产生一个3×3的整数随机数数组,随机数要在0到100之间,然后找出数组的鞍点,即该位置上的元素在该行上最大,在该列上最小,也可能没有鞍点。如下图所示: 要求:加上数组元素数设置以及redo按钮重新取值计算 -Labview programming: 4, using a loop array sorting requirements: multiple operati
  3. 所属分类:VHDL编程

    • 发布日期:2017-10-30
    • 文件大小:43.62kb
    • 提供者:Haibin Zhang
  1. min-sel

    2下载:
  2. 用来找到输入数据中的最小值和第二小值得verilog源码,可仿真-Used to find the minimum value of the input data and the second small worth verilog source code, can be emulated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.25kb
    • 提供者:薛天志
搜珍网 www.dssz.com