CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - timer interrupt

搜索资源列表

  1. nios-II

    0下载:
  2. 很好地描述了NOISII的串口、定时中断等各种实例-A good descr iption of the NOISII the serial port, timer interrupt, and other examples of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:200.03kb
    • 提供者:李大伟
  1. FPGA_jiaocheng_yu_shiyan

    0下载:
  2. 最重要的是七个从简单到复杂的实验,包括:基础实验一_FPGA_LED 基础实验二_seg7实验以及仿真 基础实验三_SOPC_LED 基础实验四_Flash烧写 基础实验五_定时器实验 基础实验六_按键以及PIO口中断实验 实验七_网卡使用 ,这些实验室用到了SOPC BUILDER 与NOIS ii ,使用Verilog 编写,有实验板和没有实验板的都可以用来学习。 其次还包括: FPGA开发板各存储器之间的联系、 多处理器文档 、 USB_UART等文档,很好用的文档,您下了相信不会后悔!-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.78mb
    • 提供者:yuezhiying_007
  1. nios

    0下载:
  2. altera ep2c8V2 开发实例 timer uart I2C key interrupt 等-altera ep2c8V2 examples timer uart I2C key interrupt etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11.22mb
    • 提供者:chris
  1. niosII

    0下载:
  2. 很好地描述了NOISII的串口、定时中断等各种实例-A good descr iption of the NOISII the serial port, timer interrupt, and other examples of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:200kb
    • 提供者:李大伟
  1. timer

    0下载:
  2. 外设timer设计:16bit定时器、ETU计数器、具有3种可配置中断请求输出、内部寄存器的读写编程。-Peripheral timer design: 16bit timer, ETU counter, with 3 configurable interrupt request output, the internal register read and write programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:4.62kb
    • 提供者:gab
  1. fpgaexperiment

    0下载:
  2. 总共包括7个实验,SRRAM测试,按键及PIO口中断实验,定时器实验,seg7实验,sopc_led实验,FLASH少些,FPGA_led,锁相环。-Including a total of 7 experiments, SRRAM test, test buttons and PIO port interrupt, timer experiment, seg7 experiment, sopc_led experiment, FLASH less, FPGA_led, PLL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.09mb
    • 提供者:Air
  1. fpgaexperiment_sourcecode

    0下载:
  2. FPGA实现七个实验的源程序。SDRAM测试,按键及PIO口中断实验,定时器实验,seg7实验,sopc_led实验,flash烧写,fpga_led,锁相环。-FPGA realization of the seven experiments of the source. SDRAM test, test buttons and PIO port interrupt, timer experiment, seg7 experiment, sopc_led test, flash program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12.24mb
    • 提供者:Air
  1. C8051F530A-Timers

    0下载:
  2. C8051F530A的计数器程序,包括计时器初始化、中断程序、控制方法等。-C8051F530A counter procedures, including the timer initialization, interrupt procedures, control methods.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:12.96kb
    • 提供者:王庆华
  1. DAC_sinewave_timer_int

    0下载:
  2. 8051 1Khz sine wave generator. make use of DAC0808 and timer 0 interrupt. Also single led is blinked continuously.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:947byte
    • 提供者:mshrestha789
  1. CC2430

    0下载:
  2. CC2430基础实验源代码,帮助读者快速认知CC2430芯片 ││sch_CC2430ZDK.pdf ││ │├─1.LED │├─2.LCD │├─3.Clock模式 │├─4.External中断 │├─5.Timer中断 │├─6.Stop观看 │├─7.ADC │├─8.Temp传感器 │├─9.Joystick │├─10.UART - 液晶 │├─11.DMA │├─12.ADC_Series │├─13.Flash写作
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:常江
  1. counter-interrupt-8-timer-04s

    0下载:
  2. 单片机源程序(keilC语言)---计数器中断8次定时04s件,不需编程,但仅是对霍尔传感器测速应用的验证。-SCM source (keilC language)--- counter interrupt 8 timer 04s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:8.09kb
    • 提供者:除魔为道
  1. timer

    0下载:
  2. 通过使用Nios_II环境,实现一个定时中断器的应用。-By use Nios_II environment, a timer interrupt applications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2.14mb
    • 提供者:林生
  1. nios-II

    0下载:
  2. NiosII范例,包括了DMA控制,串口通信,定时器中断,以及NIOS的部分范例,对于FPGA内核的开发很有帮助。-NiosII example, including the DMA control, serial communication, timer interrupt, as well as some examples of NIOS, development will be helpful for the FPGA core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:200.06kb
    • 提供者:张奎
  1. timer

    0下载:
  2. 本代码用verilog语言描述,在nios上操作,实现了定时器的设置和中断操作,并结合timestamp读取程序运行的时间。-The code to use verilog language to describe, in nios on operation, to achieve the timer settings and interrupt operation, combined with the timestamp reads the program run.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.38mb
    • 提供者:普尔
  1. timer

    0下载:
  2. Simple 32-bit timer realization with APB interface with support of interrupt generation and switching clock source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:3kb
    • 提供者:scnn86
搜珍网 www.dssz.com