CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - vhdl dip

搜索资源列表

  1. VHDL8

    0下载:
  2. 一个VHDL拨码开关以及数码管显示的例程,让你更好的明白VHDL查表法的方便,从而减少逻辑单元的使用。-A VHDL DIP switches and digital LED display routine, so you better understand the convenience of VHDL look-up table, thereby reducing the use of logic cells.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.05kb
    • 提供者:wyb
  1. VerilogHDL_code

    0下载:
  2. 几个常用的接口实验的程序代码,用Verilog HDL语言编写的,包括七段数码管、拨码开关、蜂鸣器、矩阵键盘、串口、I2C、跑马灯等。-Some commonly used experimental procedures for the interface code, using Verilog HDL language, including Seven-Segment LED, DIP switch, buzzer, matrix keyboard, serial, I2C, marquees
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.53mb
    • 提供者:shsh
  1. dds_9760_OK

    0下载:
  2. DDS信号源程序,用VHDL编的。里面可用拨码开关选择相应的功能:FM,ASK,PSK,AM(这一点实现的不是很好),但其它的很好。频率可达25M-DDS signal source, for the use of VHDL. DIP switch which can be used to select the appropriate function: FM, ASK, PSK, AM (This is not to achieve good), but other well. Frequen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.86mb
    • 提供者:李逵
  1. dip_switch_wrapper

    0下载:
  2. 赛灵思开发板dip开关的VHDL源代码,对于硬件开发参考的材料!-Xilinx development board dip switches, VHDL source code for the hardware development of reference materials!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.58kb
    • 提供者:dc
  1. Mars-EP1C6-F_code2

    0下载:
  2. 此包为FPGA学习板接口实验程序源代码,共包括13个实验程序,有7段数码管,1602液晶显示,12864液晶显示,I2C总线,串口通信,拨码开关等.-The packet interface to FPGA board experimental procedure to study the source code, a total of 13 experimental procedure, there are 7-segment digital tube, 1602 LCD 12864 LCD,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.42mb
    • 提供者:sunxh092
  1. test

    0下载:
  2. 将拨码开关全部拨到on,将会看到数码管从 0-9 A-F逐个显示;按下8个按键中的任何一个,对应的LED灯会亮,按第一个按键时,蜂鸣器会响。-All appropriated for the DIP switch on, will see the digital tube display one by one from the 0-9 AF press 8 keys in any one, the corresponding LED lantern light, according to th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:138.4kb
    • 提供者:panda
  1. pwmtest

    0下载:
  2. 拨码开关控制PWM的占空比为16级,分别对应电压3.3伏16分之一的倍数-DIP switch control PWM duty cycle is 16, corresponding to voltage of 3.3 volts, one of the 16 sub-multiples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:170.62kb
    • 提供者:panda
  1. test

    0下载:
  2. 将拨码开关全部拨到on,将会看到数码管从0-9 A-F逐个显示;按下8个按键中的任何一个,对应的LED灯会亮,按第一个按键时,蜂鸣器会响。-All appropriated for the DIP switch on, will see the digital tube display one by one from the 0-9 AF press 8 keys in any one, the corresponding LED lantern light, according to the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:129.56kb
    • 提供者:panda
  1. PWMtest

    0下载:
  2. PWM 转模拟信号 拨码开关控制 PWM 的占空比为16级,分别对应电压3.3伏16分之一的倍数-DIP switch to an analog signal PWM switch control PWM duty cycle is 16, corresponding to voltage of 3.3 volts, one of the 16 sub-multiples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:137.45kb
    • 提供者:panda
  1. senduard_50m

    0下载:
  2. 串口发送: 使用串口发送程序接收二进制码(9600波特率) ,用拨码开关控制发送二进制的高四位,按板上的第二个按钮,LED灯会相应的亮起,PC 会收到相应的数据-Serial port to send: Use the serial port to send a program to receive a binary code (9600 baud), with DIP switch control to send binary high-4, according to board the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:190.31kb
    • 提供者:panda
  1. HW3_P1

    0下载:
  2. Clock Controller There are often situations where one wishes to pass a predetermined number of clock pulses and then stop. The purpose of this problem is to design a controller in VHDL to gate a preset number of pulses form a free-running clock “CL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:175.79kb
    • 提供者:chris
  1. VHDLdigital

    0下载:
  2. 7段数码管译码器设计与实现 一.实验目的 1. 掌握7段数码管译码器的设计与实现 2. 掌握模块化的设计方法 二.实验内容 设计一个7段数码管译码器,带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入,SW3为高位,SW0为低位。 将输出的结果在HEX1,HEX0显示。当输入为‘0000’~‘1111’显示为00~15, 2. 带数码管的4位可逆计数器 将实验三的结果
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:86.97kb
    • 提供者:爱好
  1. FPGA_Interface_Equipment

    0下载:
  2. 跑马灯、串口、矩阵键盘、蜂鸣器、I2C、数码管、拨码开关 vhdl verilog源代码(精华)-Marquees, serial port, matrix keypad, buzzer, I2C, digital control, DIP switch vhdl verilog source code (extract)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.52mb
    • 提供者:李银
  1. caideng

    0下载:
  2. 用VHDL语言设计实现一个彩灯控制(8个发光二极管)电路,仿真并下载验证其功能。彩灯有两种工作模式,可通过拨码开关或按键进行切换。 ? 单点移动模式:一个点在8个发光二极管上来回的亮。 ? 幕布式:从中间两个点,同时向两边依次点亮直至全亮, 然后再向中间点灭,依次往复。 -VHDL Language Design and Implementation with a lantern control (8 LEDs) circuit, simulation and download v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:792byte
    • 提供者:lws
  1. Multiplier

    0下载:
  2. VHDL语言设计的乘法器,经过试验箱测试通过,用试验箱的8个拨码开关输入数字,按键按下输出结果。-VHDL language design of multiplier, after chamber test, with the chamber of the 8 DIP switch input numbers, key press output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.09kb
    • 提供者:李志强
  1. Adder

    0下载:
  2. VHDL语言设计的加法器,在试验箱上使用8个拨码开关设置要加的2个数,按键按下输出相加的结果,在试验箱上测试通过。-Adder VHDL language design, in the chamber using the DIP switch setting 8 to 2 to add the number of keys pressed result of the addition output of the chamber on the test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.44kb
    • 提供者:李志强
  1. dengkong

    0下载:
  2. 用VHDL语言设计并实现一个彩灯控制电路,仿真并下载验证其功能,彩灯有两种工作模式,可通过拨码开关或按键进行切换-And a lantern control circuit using VHDL language design, simulation and download to verify its functionality, the lantern has two working modes, via DIP switch or key switch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:161.38kb
    • 提供者:will
  1. a

    0下载:
  2. 简易电子琴演奏器的VHDL实现 本实验实现了简易的电子琴演奏,包括自动和手动演奏。 输入为BTN0~BTN6,代表1~7共7个音符。音高可切换低中高音,用两个拨码开关控制:“00”为低音,“10”或“01”为中音,“11”为高音。一个拨码开关切换收动/自动。一个开关控制存储(播放存储)/不存储。一个按键clr复位。 输出为8*8点阵、两个数码管(显示音高和字符)、蜂鸣器。 具体功能: 当切换至手动模式时,根据手动按键播放音乐并显示。此时若存储开关置1,当前播放音符被存储,采样
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.95mb
    • 提供者:carmack
  1. kechengsheji

    0下载:
  2. 拨码开关控制点阵显示十进制数 内含VHDL PDF等文件-DIP switches control the dot matrix display contains a decimal number, such as VHDL PDF file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.43mb
    • 提供者:微笑
搜珍网 www.dssz.com