搜索资源列表
H.264_VHDL
- VHDL语言实现H.264的opencore，内涵说明文档、源码和文献等资料。
HPI.rar
- 基于CPLD/FPGA器件的HPI接口程序 难能可贵,HPI based on CPLD/FPGA instrument
altera_up_avalon_sd_card_inter
- 基于VHDL的SD卡IP核，Altera公司推出的大学计划！最新版本9.0,VHDL-based IP core of the SD card, Altera' s university program launched! The latest version 9.0
solutions_manual
- 数字系统设计与VHDL（第二版）Charles H.Roth, Jr.Lizy Kurian John著 金明录 刘倩译-solutions manual to digital systems design using vhdl, second edition
Verilog-HDL-intra_prediction
- 基于H.264的帧内预测中4×4块的9种预测方法的源程序-H.264 intra prediction based on 4 × 4 block prediction method of the source 9
Vhdl
- 这是关于ＶＨＤＬ的一篇文章- This is about a V H D L article
freq
- 智能频率计 1. 频率测量范围为1Hz~1MHz 2. 当频率在1KHz以下时采用测周方法 其它情 况采用测频方法.二者之间自动转换 3. 测量结果显示在数码管上,单位可以是Hz（Ｈ）、 KHz（ＡＨ）或MHz（ＢＨ）。 ４. 测量过程不显示数据，待测量结果结束后，直接显示结果。 -Intelligent frequency meter 1. Frequency measurement range of 1Hz ~ 1MHz 2. When th
fpga
- 无线光通信技术具有通信容量大、传输速率高等众多优点, 在许多场合都有重要的应用, 是现代通信技术研究的一个热点。由于脉冲位置调制 ( PPM ) 有较高的平均功率利用率和抗干扰能力, 故 PPM是无线光通信系统中常用的调制方式。在研究 PPM调制技术的基础上, 就基于 FPG A的无线光通信 PPM调制系统进行设计, 并用 V H D L语言完成了系统的设计和仿真。仿真结果表明, 该设计具有正确性和合理性。-Wireless optical communication technology ha
video_systems_latest.tar
- This file is for implenet H.264 on FPGAs.
Src
- H.264编码算法的VHDL实现，很强大，很难得。-H.264 coding algorithm of VHDL to achieve, it is powerful, it is difficult to get.
FPGA
- VHDL、Verilog HDL语言，是华为公司的技术指导书，希望对你有所帮助-VHDL、Verilog HDL
h
- huffman编码的vhdl语言实现 课程设计做的 有点用的-huffman coding vhdl language curriculum design to achieve a little bit to do with the
h
- 用VHDL硬件编程语言实现两位十进制数的四则运算，对VHDL语言的学习有进一步的认识。-VHDL hardware programming language used to achieve two decimal numbers 4 operation, the VHDL language, learning and further understanding.
WallaceTreeImplementationInVHDL
- Wallace Tree Implementation in VHDL WT is one of the fastest way to implement multiplication of numbers in hardware design. (Optimized version) Tested in Altera 3.5u board by MonteCristo (H.U.T)
AnEfficientDouble-FilterHardwareArchitectureforH.2
- 在此提出了一種新穎的硬體結構 實時執行的自適應去塊效應 過濾過程中指定的H.264/AVC視頻編碼 標準。-In this paper,a novel hardware architecture for real-time implementation of the adaptive deblocking filtering process specified by the H.264/AVC video coding standard, is presented.The deb
DSP_h264_VariableBlockSize
- 這是用verilog HDL實現H.264可變block大小的源碼。為了使其能在FPGA上運作，還加入了我自己的改善。-A verilog HDL code for H.264 with variable block size and my own improvement.
LED.dot.matrix.display
- LED点阵显示器 利用LP-2900实验仪Altera模块上的PLD器件，编写VHDL程序，设计一个扫描控制电路，在H区的8*8型LED点阵上实现点阵的逐点显示，扫描显示的顺序是光点从左上角像素点开始，终止于右下角像素点，然后周而复始地重复运行下去。扫描全部区域大概所需时间为13s。-LED dot matrix display
nova_latest.tar
- VERILOG source code of a H.264 baseline decoder.
vhdl--example
- hello iam a coding word for you to doing vhdl h-hello iam a coding word for you to doing vhdl hoo
jpeg_mpeg_264_src
- 最完整的jpeg/mpeg4/h.264 verilog hdl 源码集合-The most complete collection of jpeg/mpeg4/h.264 verilog hdl source