CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - win——win

搜索资源列表

  1. paobiao_gongyang

    0下载:
  2. 用verilog语言写的电子跑表,在共阳数码管上显示,八位的,初学EDA,感觉verilog语言好入门,我的QQ:942954258,欢迎与你共赢21世纪-Verilog language used to write electronic stopwatch, were positive in the digital display, eight, and novice EDA, started feeling good verilog language, my QQ: 942954258, w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:467.79kb
    • 提供者:谷向前
  1. baheyouxiji

    0下载:
  2. 拔河游戏机, 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、 游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、 亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。教学提示: 1、 按钮信号即输入的脉冲信号,每按一次按钮都应能进行有效的计数。 2、 用可逆计数器的加
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5.97kb
    • 提供者:kxsh
  1. PCIE_V5

    3下载:
  2. PCIE_V5是一个完整的VC工程,用于xilinx Virtex5 FPGA的PCIe板卡下DMA数据读取,只能在Win xp下运行,板卡的驱动程序需要安装WinDriver-PCIE_V5 is a VC++ project, which is used to ingress massive data from PCIe board based on Virtex5 FPGA through DMA interface. Install Windriver to offer the boar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:20.03mb
    • 提供者:dongtian
  1. Archive

    0下载:
  2. i enclosed the win socket
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.4kb
    • 提供者:anuprasanth
  1. usb-blaster-driver-for-win-7

    1下载:
  2. USB BLASTER WIN 7 驱动, 绝对能用,亲测-USB BLASTER WIN 7 drive absolutely can pro-test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-06-16
    • 文件大小:635kb
    • 提供者:jacky
  1. zhongji

    0下载:
  2. 基本要求: 1、设计一个能进行拔河游戏的电路。 2、电路使用9个发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、用数码管显示获胜者的盘数。 -Basic requirements: 1, the design of a circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.94mb
    • 提供者:Froyo
  1. Drivers_USB_TELIUM-PC

    0下载:
  2. usb ingenico driver EFT930 for win xp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.16mb
    • 提供者:kira
  1. crc7

    0下载:
  2. 以crc7为例进行UVM的验证 Part 1: 搭建环境。 本文使用的Quartus II 13.1(64 bit),器件库MAX V。写了一个Verilog的简单的crc7。 仿真环境是ModelSim 10.2c。虽说自带UVM库。但是,没找到Modelsim自带的uvm_dpi.dll,于是,还重新编译了一番。 本文在win 10下。下载uvm-1.1d(现在最新版本有1.2d了),放好。(crc7 code by system verilog language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:8.64mb
    • 提供者:viviergan
搜珍网 www.dssz.com