or1200的内核以及一些参考文献，是Verilog的RTL级描述。

NIOSII总线特点和时序要求，为AVOLON总线的设计和使用提供文献-Bus NIOSII characteristics and timing requirements for the design of bus AVOLON and use the literature

数字钟，eda.数字钟是一种用数字电路技术实现时、分、秒计时的装置，传统数字钟的设计过程要经过设计方案提出、方案验证和修改3个阶段。一般采用搭接实验电路的方法进行，往往需要实验和修改的反复过程，直到设计出正确的结论为止，例如参考文献中的多功能数字钟的电路设计。-Digital clock, eda. Digital clock is an implementation of a digital circuit technology, minutes, seconds, timing device

锁相环文档 关于锁相环功能及算法结构的文献相当相当有用-The document describe the function of Phased-Locked Loop