计数器 同步异步预置数清零 verilog hdl 编写-Asynchrony preset counter reset the Verilog HDL few prepared

Datasheet for MCU MK7A11BP, is an 8 bit RISC high performance microcontroller. It is equipped with 1Kx14bits OTP(One Time Programmable) ROM, 32 Bytes RAM, Timer/Counter, Interrupt, LVR(Low Voltage Reset)and I/O ports in a single chip.

本例程测试了独立看门狗的使用。 程序运行时，液晶屏上会显示： STM32F10x DEMO IWDG TEST 通过使用SysTick中断按照250ms周期性更新IWDG计数器,每次更新的时候L1闪烁一次。使用外部中断7来模拟一次软件失败，按K1将产生一次外部中断7， 因为外部中断7的优先级比EWI优先级高，所以将会导致SysTick中断没有响应，IWDG计数器没有被重载，将出现重置事件，发生重置之后如果按K5来重置程序，L3将被点亮. -This routine tes