PLL，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的时钟信号。所以，一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中，时钟系统的FPGA高速的设计极其重要，一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。本例程调用Xilinx提供的PLL核来产生不同频率的时钟, 并把其中的一个时钟输出到FPGA外部IO上, 也就是开发板的SMA接口上。(PLL, pll. It's an important resource

面向锂离子/聚合物电池、易于使用和纤巧的并联电池充电器系统IC LTC4070。该器件以其 450nA 的工作电流，用以前不能使用的非常低电流、断续或连续充电电源，对电池进行充电和保护。增加一个外部 PMOS 并联器件后，LTC4070 的充电电流可以从 50mA 提高(IC LTC 4070 for lithium ion polymer battery, easy to use and flexible parallel battery charger system. The device

很多场合需要增加电源反接保护，该文档列出针对小功率的反接保护，成本低廉(Many occasions need to increase the power reverse connection protection. The document lists the low power reverse connection protection, and the cost is low.)