搜索资源列表
license
- Xilinx ISE13.1破解器，能够对XilinxISE13.1软件进行破解-Xilinx ISE 13.1 software cracker, generate license files, ISE13.1 crack
ml50x_schematics
- xilinx ML507官方评估板的电路原理图和配套1602液晶的datasheet，适合工程人员参考-Xilinx ML507 official uation board circuit schematic and supporting 1602 liquid crystal datasheet for engineering reference
idwt
- Time Resolution for simulation is 1ps. Waiting for 1 sub-compilation(s) to finish... Compiled 4 Verilog Units Built simulation executable G:/Techscope/On going Mtech/Miniproject/1DDWT/xilinx/top_dwt_isim_beh.exe Fuse Memory Usage: 101756 KB Fuse
pll_test
- PLL，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的时钟信号。所以，一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中，时钟系统的FPGA高速的设计极其重要，一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。本例程调用Xilinx提供的PLL核来产生不同频率的时钟, 并把其中的一个时钟输出到FPGA外部IO上, 也就是开发板的SMA接口上。(PLL, pll. It's an important resource
ads8681xin
- 基于XILINX公司的型号为FPGA，使用用VHDL语言编写的ADS8681驱动程序。(Based on the XILINX company's model FPGA, we use the ADS8681 driver written in VHDL language.)