视频压缩算法VHDL实现，值得参考，有8.16.24.32bit模式可选，实现硬件光标-VHDL, is worth considering, a model 8.16.24.32bit optional. hardware cursor

很不错的浙江大学博士论文。针对JPEGZooo算法的有损压缩，提出了改进的率失真算法，该算法可减少程序运行时间，且降低硬件实现时的内存消耗。

本文介绍了JPEG2000的静态图像压缩技术在TI TMS320DM642 DSP上的实现过程；对压缩技术核心小波算法结构进行改进，对硬件特点的程序结构、具体代码及总线读写等方面的改进作了详细描述．改进后的软件系统，对于1 024×768像素大小的图像、数据存储空间仅需6 KB，使得在资源有限的DSP芯片上能够运行JPEG2000图像压缩技术；编码速度相对于未改进的提高了l2～ 2O倍，可迭到3帧／s；压缩比为O．5 bit／p时，峰值信噪比可达到3O．-This paper introduce

基于实数的二进制表示法，把CDF(Cohen，Daubechies and Feauveau)9／7双正交小波基的提升系数化为二进制，采用简单的移位一加操作代替结构复杂的浮点乘法器，从而实现了JPEG2000中9／7离散小波变换的定点计算．相对于浮点计算法，移位一加操作最大的优点是计算简单，特别易于超大规模集成电路实现，因而使硬件实时处理图像信号成为可能．实验仿真结果表明：在低压缩比的情况下，用移位一加操作重构的图像，其峰值信噪比(PSNR)只比浮点法低0．10 dB，当压缩比增大时，其PSNR