搜索资源列表
jpeg_v
- JPEG的Verilog源代码,很有参考价值
JPEG_Encode_verilog
- Verilog源代码,用来实现JPEG的编码
bt_rx
- 在FPGA上验证过的BT656转换成RGB的Verilog源代码
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现:C到VHDL、C到Verilog、C到EDIF等的自动生成),进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性,为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来),在DK环境中运行,可以自动实现C到VHDL、C到Veri
VGAverilog
- 这是用于VGA显示源代码verilog,希望对大家有用-verilog VGA
saa7113
- saa7113 数据采集FPGA接口verilog源代码,和saa7113配置程序-SAA7113 data capture FPGA interface
bt_rx
- 在FPGA上验证过的BT656转换成RGB的Verilog源代码
liangdu
- 通过Verilog程序在FPGA上实现按键切换的亮度变化。包含源代码和原理图-Verilog program achieved through changes in brightness button to switch on the FPGA. Contains the source code and schematics