搜索资源列表
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
Code_for_MedianFilter33.rar
- 3x3中值滤波器的FPGA实现(VERILOG),3x3 median filter FPGA implementation (VERILOG)
Chapter10Sample
- 图像采集的FPGA实现用Verilog语言-vidio and miage tacking with the verilog language
SkinDetect
- 基于线性容器肤色分割算法的FPGA实现,verilog源码-Linear container color segmentation algorithm-based FPGAs, verilog source
zynq_base_trd_14_3
- xilinx的视频处理参考Verilog代码-Video Targeted Reference Design On Xilinx FPGA With Verilog
LCD12864
- verilog实现LCD126484显示英文。利用FPGA实现底层的相关程序。-verilog achieve LCD126484 display Chinese characters.
dvi-code-verilog
- dvi encoder and decoder for fpga
saa7113
- saa7113 数据采集FPGA接口verilog源代码，和saa7113配置程序-SAA7113 data capture FPGA interface
ADV7123_BOARD
- 基于FPGA的摄像头读入，用到nios软核-verilog HDL
YCbCr-to-RGB[Verilog]
- 这是基于FPGA平台的图像颜色色彩空间转换YCbCr to RGB 采用的Verilog语言 -This is image color space conversion YCbCr color based on FPGA platform to RGB use Verilog language.
Histogram-equalization-of-FPGA
- 利用硬件语言verilog实现直方图均衡化-Histogram equalization of FPGA
liangdu
- 通过Verilog程序在FPGA上实现按键切换的亮度变化。包含源代码和原理图-Verilog program achieved through changes in brightness button to switch on the FPGA. Contains the source code and schematics
FPGA_CODE
- MT9P031 FPGA代码，包含图像采集，I2C配置等-MT9P031 verilog code, image capture, I2C regestrer
FPGA-H265-Encoder
- H.265的FPGA实现！！使用Verilog语言开发。-H.265 FPGA implementation! Developed using Verilog language.
interpolation
- 图像线性插值Verilog代码，已通过FPGA验证(Image linear interpolation Verilog code, has been verified by FPGA)
VerilogVGA显示 汉字 字
- 基于Verilog的VGA显示 汉字 字符 的例子，产生字模，用于vga显示，语言verilog，基于fpgaDE2-115开发板(Which font for the VGA display)