CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 数值算法/人工智能 搜索资源 - 全加器

搜索资源列表

  1. crc16

    0下载：
  2. 函数名称:CRC-16 Process 函数原型:INT16U make_crc16(INT8U *msgaddr,INT8U datalen) 函数功能:进行CRC校验和产生CRC代码.这个函数只影响全局变量crc16. 校验字放在字符串最后,低8位在前高8位在后. msgaddr : 进行CRC16校验的据块的首地址 datalen : 进行CRC16校验的据块的个数 CRC-ITU的计算算法如下： a.寄存器组初始化为全\"1\"(

  3. 所属分类：数学计算/工程计算

    • 发布日期：2008-10-13
    • 文件大小：1.68kb
    • 提供者：liu

  1. cpu

    0下载：
  2. 用全加器设计8位运算器逻辑电路图 2、根据逻辑电路用 VHDL编程实现 3、调试编译通过后，仿真 -this file can help you learn the design of cpu

  3. 所属分类：matlab

    • 发布日期：2017-03-25
    • 文件大小：242.08kb
    • 提供者：linxiaoxuan

  1. quanjiaqi

    0下载：
  2. 建立了基于matlab语言的四位全加器仿真模型，通过了系统验证。-Matlab language is established based on four full adder simulation model, verified by the system.

  3. 所属分类：matlab

    • 发布日期：2017-03-29
    • 文件大小：4kb
    • 提供者：ZHANGCHUN

  1. jiafaqi

    0下载：
  2. 加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。-Adder is generated and the number of devices. Addend and the summand input, and digital and carry the output device is a half adder. If the addend, the progress of summand bits

  3. 所属分类：Algorithm

    • 发布日期：2017-03-27
    • 文件大小：4.36kb
    • 提供者：亢鑫

  1. ADDER

    0下载：
  2. vhdl最基本的入门的一个代码，一位全加器-one-bit adder

  3. 所属分类：Algorithm

    • 发布日期：2017-11-24
    • 文件大小：662byte
    • 提供者：zhenZ

  1. fadder

    0下载：
  2. 全加器，由2个半加器构成的VHDL语言，有进位位。-failed to translate

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-12-03
    • 文件大小：19.34kb
    • 提供者：缪苹苹
搜珍网 www.dssz.com