CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 数值算法/人工智能 搜索资源 - display verilog

搜索资源列表

  1. vga

    0下载：
  2. 基于verilog hdlR的VGA显示的源码-Source based on the verilog hdlR the VGA display

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-02
    • 文件大小：871byte
    • 提供者：wangyafu

  1. frequency-counter

    1下载：
  2. 这是用verilog写的配合DE2 FPGA开发板的10进制显示频率计的工程文件夹的压缩包，解压后可直接下载到DE2板上，其中频率输入端是系统自带27M时钟D13用于测试，如果想要应用于别的开发板，可以重新分配引脚。-DE2 FPGA development board with with verilog write with decimal display frequency meter project folder compression package, after decompressi

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2014-06-29
    • 文件大小：601kb
    • 提供者：予烨

  1. Display-a-heart-shape-code

    0下载：
  2. Display a heart shape code点阵显示爱心形的FPGA Verilog 代码-Display a heart shape code

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-03-29
    • 文件大小：303.54kb
    • 提供者：shixiaohong

  1. Key-and-digital-tube-display

    0下载：
  2. 按键和数码管显示，FPGA的verilog代码-Key and digital tube display

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-09
    • 文件大小：245.6kb
    • 提供者：shixiaohong

  1. Multiplier-digital-tube-display

    0下载：
  2. 乘法器数码管显示，FPGA的verilog代码-Multiplier digital tube display

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-17
    • 文件大小：215.02kb
    • 提供者：shixiaohong

  1. Division-of-digital-tube-display

    0下载：
  2. 除法器数码管显示，FPGA的verilog代码-Division of digital tube display

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-17
    • 文件大小：248.64kb
    • 提供者：shixiaohong

  1. Adder-digital-tube-display

    0下载：
  2. 加法器数码管显示，FPGA的verilog代码-Adder digital tube display

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-03
    • 文件大小：235.49kb
    • 提供者：shixiaohong
搜珍网 www.dssz.com