CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 数值算法/人工智能 压缩解压 搜索资源 - verilog can

搜索资源列表

  1. canbus(FPGA)

    4下载:
  2. 基于FPGA的can 总线设计,采用verilog语言编写。在FPGA的开发环境下,新建一个工程,然后将本文件中的各个源代码添加进工程里,即可运行仿真。-FPGA-based bus design can use verilog language. FPGA development environment, a new project, and then the paper all the source code to add the project, Simulation can be run
  3. 所属分类:压缩解压

    • 发布日期:2008-10-13
    • 文件大小:842.38kb
    • 提供者:李浩
  1. CompressionLZ77-LZ78-HUF-ARI-LZW-RLE

    2下载:
  2. 非常全面的无损压缩算法集合,编译通过,可以运行!-Very comprehensive collection of lossless compression algorithm, compiles, you can run!
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2015-07-06
    • 文件大小:1.55mb
    • 提供者:wupeng
  1. inter_prediction(verilog)

    0下载:
  2. H.264算法中的帧间估计部分的设计,能够实时处理720x576图像。-The inter predictions part design of H.264,which can process 720x576 image.
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2014-09-10
    • 文件大小:32.62mb
    • 提供者:zyx
  1. iqit(verilog)

    0下载:
  2. H.264算法中的反变换反量化部分的设计,能够实时处理720x576图像。-The IQIT part of H.264, which can process 720x576 image.
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2014-09-10
    • 文件大小:7.71mb
    • 提供者:zyx
  1. frequency-counter

    1下载:
  2. 这是用verilog写的配合DE2 FPGA开发板的10进制显示频率计的工程文件夹的压缩包,解压后可直接下载到DE2板上,其中频率输入端是系统自带27M时钟D13用于测试,如果想要应用于别的开发板,可以重新分配引脚。-DE2 FPGA development board with with verilog write with decimal display frequency meter project folder compression package, after decompressi
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2014-06-29
    • 文件大小:601kb
    • 提供者:予烨
  1. verilogPHDL-classic-tutorial

    0下载:
  2. verilog+HDL 金典教程,可以为初学者带来很大的方便,便于学习与理解-verilog+HDL Golden tutorial, you can bring great convenience for beginners, easy to learn and understand
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-05-18
    • 文件大小:4.47mb
    • 提供者:zhangchuan
  1. jpegencode_latest.tar

    0下载:
  2. jpeg压缩编码电路,verilog编写,可以综合。-jpeg compression coding circuit, verilog writing can be integrated.
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-24
    • 文件大小:203.88kb
    • 提供者:jack ga
  1. CAVLE-h264

    0下载:
  2. 本压缩文件包含了h.264压缩算法中的CAVLE的编解码模块(Verilog和VHDL两个版本),包含有仿真的testbench测试文件,综合后可以直接使用-The compressed file contains the h.264 compression algorithm CAVLE codec module (Verilog and VHDL both versions), including a simulation testbench test file, can be used d
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-05-03
    • 文件大小:590.3kb
    • 提供者:zhanglong
  1. test_5.0_tetris

    0下载:
  2. 基于Vivado实验平台,用Verilog语言编写的俄罗斯方块,可以在FPGA硬件上上下载运行(Based on the Vivado platform, the Tetris block written in the Verilog language can be downloaded on the FPGA hardware.)
  3. 所属分类:压缩解压

    • 发布日期:2018-01-06
    • 文件大小:7.2mb
    • 提供者:Ray_2015
搜珍网 www.dssz.com