vhdl语言和verilog语言转换工具 能很容易的实现两种语言的相互转换-vhdl language and the verilog language conversion tools can easily achieve the conversion of the two languages

使用verilog编写的利用状态机实现对TLC549的采样控制，实验时可调节电位器，改变ADC 的模拟量输入值，数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压， 然后与读取到的数据比较一下。-Use verilog prepared using the state machine to achieve the TLC549 sampling control, adjustable potentiometer experiment, change ADC The anal